快闪存储器装置以及执行同步操作的方法
【技术领域】
[0001]本发明是有关一种快闪存储器，特别是有关于利用堆叠的存储器晶粒以及串行外设接口的快闪存储器装置。
【背景技术】
[0002]串行式快闪存储器已成为传统并列式快闪存储器的热门替代存储器。串行式快闪存储器提供许多优势，包括封装面积小、低接脚数、简化印刷电路板布局、低功率消耗、性能堪比并列式快闪存储器、并且对应的装置及系统层级的成本较低。串行外设接口广泛地使用于串行式快闪存储器，而可通过单位或者多位串行外设接口(包括多位指令和(或)地址输入以及多位数据输出)进行装置的配置，目前特别受到欢迎。串行外设接口具有许多优点:单位串行外设接口允许广泛的相容性，而多位串行外设接口与一些快闪存储器结合时，在高时序速度下可允许快速的“代码映射(code shadowing)”至随机存取存储器以及“本地执行(XIP) ”等编码储存应用。
[0003]串行式快闪存储器通常可提供512Kb至IGb的容量。然而，对高密度串行式快闪存储器而言，较低的每位成本的需求持续增加。其中，单一的高密度晶粒虽可行但其成本较高，因此可将相同类型的低密度晶粒堆叠组成高密度的串行式快闪存储器装置以作为一替代方案。举例来说，可将密度为256Mb的两个相同类型的串行式快闪存储器晶粒堆叠以构成容量为512Mb (2x256Mb)的装置，或者将密度为256Mb的四个相同类型的串行式快闪存储器晶粒堆叠以构成容量为lGb(4x256Mb)的装置。
[0004]此外，可将不同类型的快闪存储器晶粒堆叠以构成具有不同特性的单一存储器装置。快闪存储器通常有NOR快闪存储器以及NAND快闪存储器，在NOR快闪存储器中，每个存储器单元连接于位线以及接地之间，而在NAND快闪存储器中，数个存储器单元串联连接于位线以及接地之间。其中，NOR快闪存储器一般具有低密度、高读取速度、低写入速度、低擦除速度以及随机存取等特性，而NAND快闪存储器一般具有高密度、中读取速度、高页面写入速度、高擦除速度、以及间接的或者以I/O方式的存取等特性。NOR快闪存储器因为可进行随机存取，微处理器通常会使用NOR快闪存储器进行快速的“代码映射”至随机存取存储器以及“本地执行”等应用，而NAND快闪存储器因其高速序列写入能力以及高密度但低成本的特性，使其特别适用于数据储存容量需求高的系统。此外，某些类型的NAND快闪存储器目前已被改进以在代码映射的应用中提供类似SP1-NOR快闪存储器的特性。
[0005]具有堆叠晶粒的串行外设接口快闪存储器装置的操作技术目前仍不完善。“Spans1n Inc., Data Sheet,S70FL256P 256-Mbit CMOS 3.0 Volt Flash Memorywithl04-MHz SPI Multi 1/0 Bus, Revis1n 05, January 30，2013”揭露了将两个完全相同的128Mb晶粒进行堆叠后，再将个别的/CS接脚焊至封装上不同的对应接脚所构成的串行外设接口快闪存储器装置。然而不利的是，其需要通过控制器以提供及管理多个/CS控制信号，此外，多出的/CS接脚需求也会使得该串行外设接口快闪存储器装置无法进行八接脚的封装。
[0006]“Micron Technology Inc.,N25Q512A 1.8V,Multiple I/O Serial FlashMemory, September 2013”揭露了将两个相异的晶粒堆叠后，除了有关存储器的读取及擦除操作外，就使用者的角度可视为单一装置的快闪存储器装置。然而，上述装置虽可在八接脚封装中，进行四元I/O串行外设接口协议的操作，但其制造成本往往会因其复杂的特殊设计而较高。
【发明内容】
[0007]本发明提供一种快闪存储器装置以及执行同步操作的方法，具有串行外设接口(Serial Peripheral Interface, SPI)快闪存储器的优点，以及较高的数据储存容量，并且，在一些实施例中可相容于本地执行以及代码映射的应用。本发明包括下列的示范实施例。
[0008]本发明一实施例提供一种快闪存储器装置，包括:一第一串行外设接口快闪存储器晶粒，具有一第一晶粒辨识符，以及第一串行外设接口接脚组；一第二串行外设接口快闪存储器晶粒，具有一第二晶粒辨识符，以及第二串行外设接口接脚组；以及一封装，具有以一堆叠配置排列的第一串行外设接口快闪存储器晶粒以及第二串行外设接口快闪存储器晶粒，以及具有一串行外设接口封装接脚组，与第一串行外设接口接脚组以及第二串行外设接口接脚组平行耦接。
[0009]本发明另一实施例提供一种于串行外设接口快闪存储器装置中执行同步操作的方法，其中串行外设接口快闪存储器装置具有包括一晶片选择接脚的一串行外设接口封装接脚组。适用于上述方法中的串行外设接口快闪存储器装置包括一第一串行外设接口快闪存储器晶粒，具有一第一晶粒辨识符以及第一串行外设接口接脚组；以及一第二串行外设接口快闪存储器晶粒，具有一第二晶粒辨识符以及第二串行外设接口接脚组；第一串行外设接口快闪存储器晶粒与第二串行外设接口快闪存储器晶粒堆叠，以及第一串行外设接口接脚组以及第二串行外设接口接脚组与串行外设接口封装接脚组平行耦接。方法包括于串行外设接口快闪存储器装置的晶片选择接脚接收第一晶片选择主动信号，第一晶片选择主动信号与平行提供至第一串行外设接口存储器晶粒以及第二串行外设接口存储器晶粒；以及结合接收第一晶片选择主动信号的步骤，于第一串行外设接口快闪存储器晶粒以及第二串行外设接口快闪存储器晶粒上执行第一晶粒选择指令以致能第一串行外设接口快闪存储器晶粒响应一串行外设接口指令集，并致能上述第二串行外设接口快闪存储器晶粒仅响应一通用指令子集，通用指令子集为串行外设接口指令集的子集并包括晶粒选择指令。方法还包括自串行外设接口快闪存储器装置的晶片选择接脚接收第一晶片选择停止信号以终止第一串行外设接口快闪存储器晶粒以及第二串行外设接口快闪存储器晶粒上的第一晶粒选择指令的执行。方法还包括当第一串行外设接口快闪存储器晶粒被致能响应串行外设接口指令集时，于串行外设接口快闪存储器装置的晶片选择接脚接收第二晶片选择主动信号，第二晶片选择主动信号平行提供至第一串行外设接口快闪存储器晶粒以及第二串行外设接口快闪存储器晶粒；以及结合接收第二晶片选择主动信号的步骤，于第一串行外设接口快闪存储器晶粒上执行非通用指令的第一串行外设接口指令，造成一内部自定时操作(internal self-timed operat1n)的执行。方法还包括于串行外设接口快闪存储器装置的晶片选择接脚接收第二晶片选择停止信号以于第一串行外设接口快闪存储器晶粒上终止第一串行外设接口指令，但不终止内部自定时操作。方法还包括于串行外设接口快闪存储器装置的晶片选择接脚上接收第三晶片选择主动信号，第三晶片选择主动信号平行提供至第一串行外设接口快闪存储器晶粒以及第二串行外设接口快闪存储器晶粒；以及结合接收第三晶片选择主动信号的步骤，于第一串行外设接口快闪存储器晶粒以及第二串行外设接口快闪存储器晶粒上执行第二晶粒选择指令以致能第二串行外设接口快闪存储器晶粒响应上述串行外设接口指令集，并致能第一串行外设接口快闪存储器晶粒响应通用指令子集，其中所述第二晶粒选择指令指定一第二晶粒辨识符给所述串行周边快闪存储器装置。方法还包括于串行外设接口快闪存储器装置的晶片选择接脚接收第三晶片选择停止信号，以终止第一串行外设接口快闪存储器晶粒以及第二串行外设接口快闪存储器晶粒上第二晶粒选择指令的执行。方法还包括当第二串行外设接口快闪存储器晶粒被致能响应串行外设接口指令集时，于串行外设接口快闪存储器装置的晶片选择接脚接收第四晶片选择主动信号，第四晶片选择主动信号平行提供至第一串行外设接口快闪存储器晶粒以及第二串行外设接口快闪存储器晶粒；以及结合接收上述第四晶片选择主动信号的步骤，于第二串行外设接口快