CMP1以及缓冲器Bufl，比较器CMP1的同相输入端接位线输出电压，反相输入端接参考电压Vref_e，其输出经缓冲器Bufl缓冲后得到灵敏放大器的输出dout。
[0027]具体地，传统敏感放大器电路10的PMOS管P1-3源极接电源电压vdd，PM0S管P1-2的栅极和P1的漏极连接至参考存储单元电流源Irefcell的输出，PM0S管P2-3的漏极和NM0S管N1的漏极以及比较器同相输入端相连组成节点e(e点电压称之为位线输出电压)，PM0S管P4、NM0S管N3和反相器INV2组成传输门，其一端连接节点e，另一端连接参考电压Vref_e，传输门控制的PM0S管P4栅极连接反相器INV2的输出，反相器INV2的输入端和传输门NM0S管N3的栅极连接至窄脉冲信号SEN_E，PM0S管P3的栅极连接预充电控制信号Precharge_enb，NMOS管N1的源极接位线BL和触发反相器INV1的输入端，触发反相器INV1的输出端连接NMOS管N1的栅极，其受控于读出使能信号SEN，选中存储单元cell控制栅极接字线WL，比较器CMP1的反相输入端连接参考电压Vref_e，比较器CMP1受控于比较器使能信号SEN2，其输出连接缓冲器Bufl的输入端，缓冲器Bufl的输出即灵敏放大器的输出dout，在本发明中，节点e连接至比较器的同相还是反相输入端以及输出连接缓冲器的个数和系统相关，在此不作限定。
[0028]图5为本发明较佳实施例中参考电压产生电路的电路示意图。具体地，参考电压产生电路包括PM0S管P5、匪0S管N4、零阈值管N5、触发反相器INV3、参考电流源11-2以及滤波电容Cref，用于在读出使能信号控制下产生读出电路(敏感放大器)所需的参考电压Vref_e，PM0S管P5源极接电源电压vdd，其栅极接控制信号EN，其漏极接NM0S管N4漏极和零阈值管N5漏极，匪0S管N4源极接参考电流源II和触发反相器INV3输入端，触发反相器INV3输出端接匪0S管N4栅极和零阈值管N5栅极，触发反相器INV3受控于读出使能信号，零阈值管N5源极接参考电流源12和滤波电容Cref。
[0029]图6及图7分别为本发明较佳实施例读1和读0的信号时序图。以下配合图6及图7进一步说明本发明:
[0030]1)读出开始时，译码电路选中指定存储单元cell，字线WL为高，读出使能信号SEN由低变高，触发反相器INV1工作使得匪OS管N1栅极电压为高而导通，同时预充电控制信号Precharge_enb由高变低，PM0S管P3导通，电源电压vdd通过NM0S管N1向位线BL预充电，节点e电压(近似为位线BL电压)迅速升高至存储单元读出所需设定电压，此时预充电控制信号Precharge_enb由低变高，PM0S管P3截止，预充电结束，当预充电控制信号Precharge_enb由低变高的时候系统生成一个窄脉冲(pluse)信号SEN_E(脉冲宽度<lns)，SEN_E的高电平瞬间打开由NM0S管N3和PM0S管P4以及反相器INV2组成的传输门，传输门导通使节点e的电压瞬间被拉到参考电压Vref_e，之后由于窄脉冲信号SEN_E变低使传输门断开，从而节点e电压重新受控于存储单元cell的控制:
[0031 ]若存储单元存储“1”信号，则该“1”信号会使存储单元有电流流过，从而位线BL电压或节点e电压将由于存储单元的电流从始降低，等待窄脉冲高电平持续时间，比较器控制信号SEN2由低变高，比较器CMP1开启，随着节点e电压的进一步下降，等待时间Tcomparator后比较器CMP1稳定输出高电平，经缓冲后输出dout即为敏感放大器输出的存储单元信息“1” ；若存储单元存储“0”信号，则该“0”信号不会使存储单元有电流流过，从而位线BL电压或节点e电压将保持设定电压不变，等待窄脉冲高电平持续时间Tsen_e后，比较器控制信号SEN2由低变高，比较器CMP 1开启，由于镜像恒流源输出管P2的充电电流的充电作用，节点e电压从Vref_e开始降低升高，等待时间Tcomparator后比较器CMP1稳定输出低电平，经缓冲后输出dout即为敏感放大器输出的存储单元信息“0”。
[0032]图8为本发明一种高速敏感放大器的仿真示意图。可见，本发明之敏感放大器可比传统敏感放大器快Tsen2-Tsen_e，本发明可以提高N0R闪存(NOR flash)的读速度。
[0033]综上所述，本发明一种高速敏感放大器利用快速放电电路将位线输出电压快速下降至参考电压，提高了N0R闪存(NOR flash)的读速度。
[0034]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
【主权项】
1.一种高速敏感放大器，包括传统敏感放大器电路，其特征在于:该高速敏感放大器还包括一快速放电电路和比较电路，所述快速放电电路一端连接所述传统敏感放大器电路的位线输出电压，另一端连接参考电压，用于将该位线输出电压快速下降至该参考电压，所述比较电路两输入端分别连接该位线输出电压与该参考电压，其输出端输出该高速敏感放大器的输出。2.如权利要求1所述的一种高速敏感放大器，其特征在于:该快速放电电路包括一传输门。3.如权利要求2所述的一种高速敏感放大器，其特征在于:该快速放电电路包括一由第二反相器、第四PMOS管以及第三NMOS管组成的传输门，该传输门一端连接位线输出电压，另一端连接参考电压，该第四PMOS管栅极连接该第二反相器的输出，该第二反相器的输入端和第三NMOS管的栅极连接至窄脉冲信号。4.如权利要求3所述的一种高速敏感放大器，其特征在于:该比较电路至少包括一比较器和缓冲器，该比较器的两输入端分别连接该位线输出电压与该参考电压，其输出经缓冲器缓冲后得到该高速灵敏放大器的输出。5.如权利要求4所述的一种高速敏感放大器，其特征在于:该比较器的同相输入端接该位线输出电压，反相输入端接该参考电压。6.如权利要求5所述的一种高速敏感放大器，其特征在于:该比较器受控于一比较器使能信号。7.如权利要求4所述的一种高速敏感放大器，其特征在于:该缓冲器个数为多个。8.如权利要求1所述的一种高速敏感放大器，其特征在于:该传统敏感放大器包括由第一 PMOS管与第二 PMOS管组成的镜像恒流源、第三PMOS管构成的预充电电路、由第一匪OS管和触发反相器组成的读出控制电路。9.如权利要求7所述的一种高速敏感放大器，其特征在于:该镜像恒流源参考存储单元电流源按比例镜像输出。10.如权利要求8所述的一种高速敏感放大器，其特征在于:产生该参考电压的参考电压产生电路包括第五PM0S管、第四匪OS管、零阈值管、触发反相器、第一参考电流源、第二参考电流源以及滤波电容，用于在读出使能信号控制下产生该敏感放大器所需的参考电压，所述第五PM0S管源极接电源电压，其栅极接控制信号(EN)，其漏极接第四NM0S管漏极和零阈值管漏极，第四NM0S管源极接该第一参考电流源和该触发反相器输入端，该触发反相器输出端接该第四NM0S管栅极和该零阈值管栅极，该触发反相器受控于读出使能信号，该零阈值管源极接该第二参考电流源和滤波电容。
【专利摘要】本发明公开了一种高速敏感放大器，包括传统敏感放大器电路，该高速敏感放大器还包括一快速放电电路和比较电路，所述快速放电电路一端连接所述传统敏感放大器电路的位线输出电压，另一端连接参考电压，用于将该位线输出电压快速下降至该参考电压，所述比较电路两输入端分别连接该位线输出电压与该参考电压，其输出端输出该高速敏感放大器的输出,通过本发明，可以提高NOR闪存的读速度。
【IPC分类】G11C16/26
【公开号】CN105469828
【申请号】CN201510695077
【发明人】黄明永
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2016年4月6日
【申请日】2015年10月22日