一种高速敏感放大器的制造方法
【技术领域】
[0001 ]本发明涉及一种高速敏感放大器，特别是涉及一种应用于flash的高速敏感放大器。
【背景技术】
[0002]图1为传统敏感(读出)放大器(Tradit1nal sense amplifier)的电路示意图。如图1所示，PM0S管P1-2组成镜像恒流源，将参考存储单元电流源Irefcell按比例镜像输出(图示为30%)，PM0S管P3为预充电电路，其输出和镜像恒流源输出均通过由匪0S管N1和触发反相器INV1组成的读出控制电路接至位线BL，CBL为位线对地等效电容，N2为选中的存储单元cell，位线BL经读出控制电路连接至比较器反相输入端，比较器同相输入端连接参考电压Vref_e，其输出经缓冲器Bufl-2缓冲后得到灵敏放大器的输出dout。
[0003]PMOS管P1-3源极接电源电压vdd，PM0S管P1-2的栅极和P1的漏极连接至参考存储单元电流源Irefcell的输出，PM0S管P2-3的漏极和NM0S管N1的漏极以及比较器反相输入端相连组成节点e，PM0S管P3的栅极连接预充电控制信号Precharge_enb，匪0S管N1的源极接位线BL和触发反相器INV1的输入端，触发反相器INV1的输出端连接NM0S管N1的栅极，其受控于读出使能信号SEN，选中存储单元cell控制栅极接字线WL，比较器CMP1的同相输入端连接参考电压Vref_e，比较器CMP1受控于比较器使能信号SEN2，其输出连接缓冲器Bufl的输入端，缓冲器Bufl的输出端连接缓冲器Buf 2的输入端，缓冲器Buf 2的输出即灵敏放大器的输出dout。
[0004]图2及图3分别为传统灵敏放大器读1和读0的信号时序图。读出开始时，译码电路选中指定存储单元cell，字线WL为高，读出使能信号SEN由低变高，触发反相器INV1工作使得NM0S管N1栅极电压为高而导通，同时预充电控制信号PreCharge_enb由高变低，PM0S管P3导通，电源电压vdd通过匪0S管N1向位线BL预充电，节点e电压(近似为位线BL电压)迅速升高至存储单元读出所需设定电压，此时预充电控制信号Precharge_enb由低变高，PM0S管P3截止，若存储单元存储“1”信号，则该“1”信号会使存储单元有电流流过，从而位线BL电压或节点e电压将由于存储单元的电流而降低，等待时间Tsen2后，该电压下降至参考考电压Vref_e，比较器控制信号SEN2由低变高，比较器CMP1开启，随着节点e电压的进一步下降，等待时间Tcomparator后比较器CMP1稳定输出高电平，经缓冲后输出dout即为敏感放大器输出的存储单元信息“1”，若存储单元存储“0”信号，则该“0”信号不会使存储单元有电流流过，从而位线BL电压或节点e电压将保持设定电压不变，等待Tsen2时间后，比较器控制信号SEN2由低变高，比较器CMP1开启，由于节点e电压的不变且高于考考电压Vref_e，等待时间Tcomparator后比较器CMP1稳定输出低电平，经缓冲后输出dout即为敏感放大器输出的存储单元信息“0”。
[0005]可见，传统敏感放大器从预充电电压下降至参考电压Vref_e需等待时间Tsen2，导致传统敏感放大器的读速度较慢。
【发明内容】
[0006]为克服上述现有技术存在的不足，本发明之目的在于提供一种高速敏感放大器，其可以提高N0R闪存(NOR flash)的读速度。
[0007]为达上述目的，本发明提出一种高速敏感放大器，包括传统敏感放大器电路，该高速敏感放大器还包括一快速放电电路和比较电路，所述快速放电电路一端连接所述传统敏感放大器电路的位线输出电压，另一端连接参考电压，用于将该位线输出电压快速下降至该参考电压，所述比较电路两输入端分别连接该位线输出电压与该参考电压，其输出端输出该高速敏感放大器的输出。
[0008]进一步地，该快速放电电路包括一传输门。
[0009]进一步地，该快速放电电路包括一由第二反相器、第四PM0S管以及第三匪0S管组成的传输门，该传输门一端连接位线输出电压，另一端连接参考电压，该第四PM0S管栅极连接该第二反相器的输出，该第二反相器的输入端和第三NM0S管的栅极连接至窄脉冲信号。
[0010]进一步地，该比较电路至少包括一比较器和缓冲器，该比较器的两输入端分别连接该位线输出电压与该参考电压，其输出经缓冲器缓冲后得到该高速灵敏放大器的输出。[0011 ]进一步地，该比较器的同相输入端接该位线输出电压，反相输入端接该参考电压。
[0012]进一步地，该比较器受控于一比较器使能信号。
[0013]进一步地，该缓冲器个数为多个。
[0014]进一步地，该传统敏感放大器包括由第一PM0S管与第二 PM0S管组成的镜像恒流源、第三PM0S管构成的预充电电路、由第一 NM0S管和触发反相器组成的读出控制电路。
[0015]进一步地，该镜像恒流源参考存储单元电流源按比例镜像输出。
[0016]进一步地，产生该参考电压的参考电压产生电路包括第五PM0S管、第四NM0S管、零阈值管、触发反相器、第一参考电流源、第二参考电流源以及滤波电容，用于在读出使能信号控制下产生该敏感放大器所需的参考电压，所述第五PM0S管源极接电源电压，其栅极接控制信号(EN)，其漏极接第四NM0S管漏极和零阈值管漏极，第四匪0S管源极接该第一参考电流源和该触发反相器输入端，该触发反相器输出端接该第四NM0S管栅极和该零阈值管栅极，该触发反相器受控于读出使能信号，该零阈值管源极接该第二参考电流源和滤波电容。
[0017]与现有技术相比，本发明一种高速敏感放大器利用快速放电电路将位线输出电压快速下降至参考电压，提高了N0R闪存(NOR flash)的读速度。
【附图说明】
[0018]图1为传统敏感(读出)放大器(Tradit1nal sense amplifier)的电路示意图；
[0019]图2及图3分别为传统灵敏放大器读1和读0的信号时序图；
[0020]图4为本发明一种高速敏感放大器的电路结构图；
[0021]图5为本发明较佳实施例中参考电压产生电路的电路示意图；
[0022]图6及图7分别为本发明较佳实施例读1和读0的信号时序图；
[0023]图8为本发明一种高速敏感放大器的仿真示意图。
【具体实施方式】
[0024]以下通过特定的具体实例并结合【附图说明】本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
[0025]图4为本发明一种高速敏感放大器的电路结构图。如图4所示，本发明一种高速敏感放大器，包括传统敏感放大器电路10、比较电路20以及快速放电电路30。
[0026]其中，传统敏感放大器电路10包括PM0S管P1-2组成的镜像恒流源、PM0S管P3、由NM0S管N1和触发反相器INV1组成的读出控制电路，镜像恒流源将参考存储单元电流源Irefcell按比例镜像输出(图示为30%，但不以此为限)，PM0S管P3为预充电电路，其输出和镜像恒流源输出均通过由NM0S管N1和触发反相器INV1组成的读出控制电路接至位线BL，Cbl为位线对地等效电容，N2为选中的存储单元ce 11，位线BL经读出控制电路连接至比较电路20的同相输入端和快速放电电路30的一端，快速放电电路30另一端与比较电路20的反相输入端连接参考电压Vref_e，快速放电电路30用于将位线输出电压快速下降至参考电压Vref_e，在本发明较佳实施例中，快速放电电路30典型的包括一由反相器INV2、PM0S管P4以及W0S管N3组成的传输门(但不以此为限)，该传输门一端连接位线输出电压，另一端连接参考电压Vref_e;比较电路20包括比较器