半导体存储器装置、半导体系统以及读取方法
【技术领域】
[0001] 本发明是有关于一种与非（Not AND，NAND)型闪存（flash memory)等半导体存储 器装置，尤其是有关于安全性高的信息的存储及其读取。
【背景技术】
[0002] NAND型闪存具有存储器单元阵列（memory cell array)，所述存储器单元阵列包 含串联连接有多个存储器单元（memory cell)的NAND串（string)。相比或非（NOT OR，N0R) 型闪存，NAND型闪存可以实现密集度高的存储器单元阵列，因此适于图像数据或音乐数据 等大容量的数据存储。除此种用途以外，NAND型闪存也用作启动电子设备或系统（system) 时提供启动代码（boot code)的存储器。启动代码是用于启动主机（host)侧的电子设备 或系统的操作系统（operating system)等的数据。
[0003] 图1A、图1B中表示可以向主机系统（host system)输出启动代码的既有半导体 存储器的系统构成。如图1B所示，半导体存储器10经由汇流排（bus)等连接于主机设 备（host device)30。如图1A所示，半导体存储器10具有与主机设备30之间进行数据 输入输出的输入输出接脚（Pin) 12、存储器控制器（controller) 14、及存储器部16。存 储器控制器14具备：主机接口（host interface) 20,经由输入输出接脚12而与主机设 备30之间进行数据传输；存储器接口 22,与存储器部16之间进行数据传输；微处理单元 (Micro-Processing Unit，MPU) 24,控制数据传输等；及只读存储器（Read Only Memory, ROM) 26、随机存取存储器（Random Access Memory，RAM) 28,存储程序或数据。存储器部16 例如包含两个NAND型闪存的芯片。另外，如图1B所示，存储器部16包含能以物理地址 (address)存取的物理存取区域16A及能以逻辑地址存取的逻辑存取区域16B，在物理存取 区域16A存储主机设备30的启动代码。启动代码是用于启动主机设备30的操作系统等的 数据。根据此种构成，在主机设备30仅支援物理存取方式的情况下，可以向主机设备30提 供启动代码（专利文献1)。
[0004] 既有技术文献
[0005] 专利文献1 :日本专利特开2009-175877号公报
[0006] 在使用NAND型闪存作为启动代码存储用存储器的主机系统中，启动时或通电时 可以从闪存读取启动代码，启动系统。另外，除启动代码以外，还有如下应用：预先存储安全 性高的机密重要信息，读取该信息并用于系统控制。作为一例，有如下应用：在闪存预先存 储系统特有的安全码（security code)或解密密钥（decryption key),如果无法读取该安 全码，存储器系统便无法正常运行。更具体来说，通过对照安全码，而允许启动存储于闪存 的操作系统或软体等。另外，作为另一例，有如下应用：将隐私性高的个人信息预先存储于 闪存中，并将该个人信息用于特定程序。
[0007] 然而，在闪存中预先存储此种安全性高的信息，并在运行时读取该信息的情况下， 存在如下问题。如果像安全码或隐私这种重要信息被多次读取，这些信息泄露的风险便会 增大。例如，有时会被非特定系统或恶意用户擅自阅览、或复制，如此一来可以说保护未必 充分。另一方面，虽然可以设为像启动代码那样仅在启动时被读取，但如此一来能够利用信 息的时间限制便会过大。
【发明内容】
[0008] 本发明的目的在于提供一种具备可以有效地保护安全性高的信息的新颖结构的 半导体存储器装置。
[0009] 本发明的半导体存储器装置包括：NAND型存储器阵列；输入部，可以输入地址信 息及数据；读取部，基于从所述输入部输入的地址信息，读取存储于所述存储器阵列的数 据；设定部，在从所述输入部输入了特定命令时，对地址存储区域设定输入的地址信息作为 特定地址信息，且对数据存储区域设定从所述输入部输入的数据作为特定数据；以及控制 部，控制所述读取部；所述控制部在读取操作时比较输入的地址信息与所述特定地址信息， 当两地址信息一致时，读取设定于所述数据存储区域的特定数据，且擦除所述特定地址信 息或设所述特定地址信息无效，当两地址信息不一致时，按照输入的地址信息读取存储于 所述存储器阵列的数据。
[0010] 优选为，所述设定部包含非易失性地址存储区域和易失性地址存储区域，所述设 定部回应电源接通，使设定于非易失性地址存储区域的特定地址信息保持于易失性地址存 储区域，所述控制部在输入的地址信息与所述特定地址信息一致时，擦除保持于所述易失 性地址存储区域的特定地址信息。优选为，所述特定地址信息兼为能够选择所述存储器阵 列的地址空间的地址。优选为，所述数据存储区域设定于与用户可利用的存储器阵列不同 的区域。优选为，所述地址存储区域为组态暂存器（configuration register)。优选为，所 述控制部包含计数部，所述计数部对输入的地址信息与所述特定地址信息一致的次数进行 计数，且所述控制部在所述计数部的计数结果达到预先决定的值时，擦除所述特定地址信 肩、。
[0011] 本发明的特定数据的读取方法是在包含半导体存储器装置及主机设备的半导体 系统中使用，向半导体存储器装置输出特定命令，对半导体存储器装置的地址存储区域设 定特定地址信息，且对数据存储区域设定特定数据，在读取操作时，比较输入的地址信息与 所述特定地址信息，当两地址信息一致时，读取设定于所述数据存储区域的特定数据，且擦 除所述特定地址信息或设所述特定地址信息无效，当两地址信息不一致时，按照输入的地 址信息读取存储于所述存储器阵列的数据。
[0012] 优选为，所述读取方法还在接通系统电源后，使设定于非易失性地址存储区域的 特定地址信息保持于易失性地址存储区域，当所述两地址信息一致时，擦除所述易失性地 址存储区域的特定地址信息。优选为，重新接通系统电源后，使设定于非易失性地址存储区 域的特定地址信息保持于易失性地址存储区域。优选为，读取方法还对输入的地址信息与 所述特定地址信息一致的次数进行计数，在计数结果达到预先决定的值时，擦除所述特定 地址信息。
[0013] 根据本发明，当输入的地址信息与特定地址信息一致时，读取特定数据，且擦除特 定地址信息或设特定地址信息无效，因此，能限制此后的特定数据的读取。由此，可以提高 特定数据的安全性。
【附图说明】
[0014] 图1A、图1B是表示既有的输出启动代码的半导体存储器系统的构成的图。
[0015] 图2是表示本发明的实施例的闪存的一构成例的图。
[0016] 图3是表示本发明的实施例的NAND串的构成的电路图。
[0017] 图4是包含本实施例的闪存的系统的概略图。
[0018] 图5是说明本实施例的闪存的一次读取模式（one time read mode)的初始设定 操作的流程图。
[0019] 图6是表示闪存的非易失性及易失性组态暂存器的一例的图。
[0020] 图7是说明本实施例的闪存的初始设定时的程序数据的写入的图。
[0021] 图8是表示控制本实施例的闪存的一次读取时的功能性构成的图。
[0022] 图9是说明本实施例的闪存的一次读取操作的流程图。
[0023] 图10A是表示对易失性组态暂存器设定特定地址的操作的图。
[0024] 图10B是表示特定地址与输入的地址不一致的情况下的操作的图。
[0025] 图10C是表示特定地址与输入的地址一致的情况下的操作的图。
[0026] 图10D是表示一次读取后的读取例的图。
[0027] 图11是表示控制本发明的第二实施例的闪存的一次读取时的功能性构成的图。
[0028] 其中，附图标记说明如下：
[0029] 10 :半导体存储器
[0030] 12 :输入输出接脚
[0031] 14、230 :存储器控制器
[0032] 16 :存储器部
[0033] 16A :物理存