000的框图。
[0207]参照图16，电子装置20000可由诸如个人计算机(PC)、平板计算机、上网本、电子书阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器的数据处理装置来实现，并且可包括诸如闪速存储器件200的闪速存储器件25000以及控制闪速存储器件25000的操作的存储控制器24000。
[0208]电子装置20000可包括处理器21000，以控制电子装置20000的整体操作。存储控制器24000可通过处理器21000来控制。
[0209]处理器21000可根据来自输入装置22000的输入信号，通过显示器23000显示半导体存储系统中储存的数据。例如，输入装置22000可由诸如触控板、计算机鼠标、小键盘或键盘的指针装置来实现。
[0210]图17为示意性图示根据本发明实施例的包括半导体存储系统34000的电子装置30000的框图。
[0211]参照图17，电子装置30000可包括卡接口 31000、存储控制器32000以及例如闪速存储器件200的半导体存储系统34000。
[0212]电子装置30000可通过卡接口 31000与主机交换数据。卡接口 31000可为安全数字(SD)卡接口或多媒体卡(MMC)接口，这将不限制本发明的范围。卡接口 31000可根据能够与电子装置30000通信的主机HOST的通信协议，来接口主机HOST和存储控制器32000。
[0213]存储控制器32000可控制电子装置30000的整体操作，并且可控制卡接口 31000与半导体存储系统34000之间的数据交换。存储控制器32000的缓冲存储器33000可缓冲在卡接口 31000与半导体存储系统34000之间传输的数据。
[0214]存储控制器32000可通过数据总线DATA和地址总线ADDRESS，与卡接口 31000和半导体存储系统34000耦接。根据实施例，存储控制器32000可通过地址总线ADDRESS从卡接口 31000接收要读取或写入的数据的地址，并且可将其传送至半导体存储系统34000。
[0215]另外，存储控制器32000可通过与卡接口 31000或半导体存储系统34000连接的数据总线DATA，接收或传输要读取或写入的数据。
[0216]当电子装置30000与主机HOST (诸如PC、平板PC、数字相机、数字音频播放器、移动电话、控制台视频游戏硬件(console video game hardware)或数字机顶盒)连接时，主机HOST可通过卡接口 31000和存储控制器32000与半导体存储系统34000交换数据。
[0217]通过以上实施例可见，本申请可以提供以下技术方案。
[0218]技术方案1.一种包括非易失性存储器件和存储控制器的半导体存储系统的读取方法，所述读取方法包括:
[0219]第一步骤，对储存在非易失性存储器件中的第一数据执行第一 ECC译码，其中，第一数据使用第一读取电压来读取；
[0220]第二步骤，当第一 ECC译码失败时，通过使用第二读取电压重新读取第一数据，来产生第二数据；
[0221]第三步骤，通过对第二数据执行第二 ECC译码来产生第三数据；
[0222]第四步骤，当第二 ECC译码失败时，通过对第二数据与第三数据之间不同的位进行计数来获得错误位的数目；
[0223]第五步骤，通过改变第二读取电压来重复第二步骤至第四步骤，直到错误位的数目小于预定阈值；
[0224]第六步骤，将错误位的数目小于预定阈值时的第二读取电压设定为最佳读取电压，并进一步将使用最佳读取电压读取的第二数据设定为最佳数据；以及
[0225]第七步骤，对最佳数据执行第三ECC译码。
[0226]技术方案2.如技术方案I所述的半导体存储系统的读取方法，其中，第四步骤对第二数据和第三数据执行异或操作，以获得错误位的数目。
[0227]技术方案3.如技术方案I所述的半导体存储系统的读取方法，其中，第五步骤通过利用固定量的电压变化改变第二读取电压，来重复第二步骤至第四步骤。
[0228]技术方案4.如技术方案I所述的半导体存储系统的读取方法，其中，第二 ECC译码为硬译码。
[0229]技术方案5.如技术方案I所述的半导体存储系统的读取方法，其中，第三ECC译码为软译码。
[0230]技术方案6.—种包括非易失性存储器件和存储控制器的半导体存储系统的读取方法，所述读取方法包括:
[0231]第一步骤，对储存在非易失性存储器件中的第一数据执行第一 ECC译码；
[0232]第二步骤，当第一 ECC译码失败时，通过使用第二读取电压重新读取第一数据，来产生第二数据；
[0233]第三步骤，通过对第二数据执行第二 ECC译码，来产生第三数据；
[0234]第四步骤，当第二 ECC译码失败时，通过对第二数据与第三数据之间不同的位进行计数，来获得错误位的数目；
[0235]第五步骤，通过重复第二步骤至第四步骤并通过改变第二读取电压，来获得错误位的多个数目；
[0236]第六步骤，将在错误位的所述多个数目之中获得错误位的最小数目时的第二读取电压设定为最佳读取电压，并进一步将使用最佳读取电压读取的第二数据设定为最佳数据；以及
[0237]第七步骤，对最佳数据执行第三ECC译码。
[0238]技术方案7.如技术方案6所述的半导体存储系统的读取方法，其中，第四步骤通过对第二数据和第三数据的异或操作来获得错误位的数目。
[0239]技术方案8.如技术方案6所述的半导体存储系统的读取方法，其中，第五步骤通过将第二读取电压改变固定量来重复第二步骤至第四步骤。
[0240]技术方案9.如技术方案6所述的半导体存储系统的读取方法，其中，第二 ECC译码为硬译码。
[0241]技术方案10.如技术方案6所述的半导体存储系统的读取方法，其中，第三ECC译码为软译码。
[0242]技术方案11.一种包括非易失性存储器件和存储控制器的半导体存储系统的读取方法，所述读取方法包括:
[0243]第一步骤，对储存在非易失性存储器件中的第一数据执行第一 ECC译码，其中，第一数据使用第一读取电压来读取；
[0244]第二步骤，当第一 ECC译码失败时，通过使用第二读取电压重新读取第一数据，来产生第二数据；
[0245]第三步骤，通过对第二数据执行第二 ECC译码，来产生第三数据；
[0246]第四步骤，当第二 ECC译码失败时，通过对第二数据与第三数据之间不同的位进行计数，来获得错误位的数目；
[0247]第五步骤，通过改变第二读取电压将第二步骤至第四步骤重复预定的次数，直到错误位的数目小于预定阈值；
[0248]第六步骤，将在错误位的所述多个数目之中获得错误位的最小数目时的第二读取电压设定为最佳读取电压，并进一步将使用最佳读取电压读取的第二数据设定为最佳数据；以及
[0249]第七步骤，对最佳数据执行第三ECC译码。
[0250]技术方案12.如技术方案11所述的半导体存储系统的读取方法，其中，第三步骤通过对第一数据和第二数据的异或操作来获得错误位的数目。
[0251]技术方案13.如技术方案11所述的半导体存储系统的读取方法，其中，第四步骤通过将读取电压改变固定量的电压变化来重复第二步骤和第三步骤。
[0252]技术方案14.如技术方案11所述的半导体存储系统的读取方法，所述读取方法还包括:所述第六步骤，在不管第二步骤和第三步骤的重复的预定次数如何，而错误位的数目仍大于预定阈值时，根据与通过第三步骤获得的错误位的所述多个数目之中的错误位的最小数目对应的读取电压来执行第三ECC译码。
[0253]技术方案15.如技术方案11所述的半导体存储系统的读取方法，其中，第二 ECC译码为硬译码。
[0254]技术方案16.如技术方案11所述的半导体存储系统的读取方法，其中，第三ECC译码为软译码。
【主权项】
1.一种包括非易失性存储器件和存储控制器的半导体存储系统的读取方法，所述读取方法包括: 第一步骤，对储存在非易失性存储器件中的第一数据执行第一 ECC译码，其中，第一数据使用第一读取电压来读取； 第二步骤，当第一 ECC译码失败时，通过使用第二读取电压重新读取第一数据，来产生第二数据； 第三步骤，通过对第二数据执行第二 ECC译码来产生第三数据； 第四步骤，当第二 ECC译码失败时，通过对第二数据与第三数据之间不同的位进行计数来获得错误位的数目； 第五步骤，通过改变第二读取电压来重复第二步骤至第四步骤，直到错误位的数目小于预定阈值； 第六步骤，将错误位的数目小于预定阈值时的第二读取电压设定为最佳读取电压，并进一步将使用最佳读取电压读取的第二数据设定为最佳数据；以及第七步骤，对最佳数据执行第三ECC译码。2.如权利要求1所述的半导体存储系统的读取方法，其中，第四步骤对第二数据和第三数据执行异或操作，以获得错误位的数目。3.如权利要求1所述的半导体存储系统的读取方法，其中，第五步骤通过利用固定量的电压变化改变第二读取电压，来重复第二步骤至第四步骤。4.如权利要求1所述的半导体存储系统的读取方法，其中，第二ECC译码为硬译码。5.如权利要求1所述的半导体存储系统的读取方法，其中，第三ECC译码为软译码。6.一种包括非易失性存储器件和存储控制器的半导体存储系统的读取方法，所述读取方法包括: 第一步骤，对储存在非易失性存储器件中的第一数据执行第一 ECC译码； 第二步骤，当第一 ECC译码失败时，通过使用第二读取电压重新读取第一数据，来产生第二数据； 第三步骤，通过对第二数据执行第二 ECC译码，来产生第三数据； 第四步骤，当第二 ECC译码失败时，通过对第二数据与第三数据之间不同的位进行计数，来获得错误位的数目； 第五步骤，通过重复第二步骤至第四步骤并通过改变第二读取电压，来获得错误位的多个数目； 第六步骤，将在错误位的所述多个数目之中获得错误位的最小数目时的第二读取电压设定为最佳读取电压，并进一步将使用最佳读取电压读取的第二数据设定为最佳数据；以及 第七步骤，对最佳数据执行第三ECC译码。7.如权利要求6所述的半导体存储系统的读取方法，其中，第四步骤通过对第二数据和第三数据的异或操作来获得错误位的数目。8.如权利要求6所述的半导体存储系统的读取方法，其中，第五步骤通过将第二读取电压改变固定量来重复第二步骤至第四步骤。9.如权利要求6所述的半导体存储系统的读取方法，其中，第二ECC译码为硬译码。10.一种包括非易失性存储器件和存储控制器的半导体存储系统的读取方法，所述读取方法包括: 第一步骤，对储存在非易失性存储器件中的第一数据执行第一 ECC译码，其中，第一数据使用第一读取电压来读取； 第二步骤，当第一 ECC译码失败时，通过使用第二读取电压重新读取第一数据，来产生第二数据； 第三步骤，通过对第二数据执行第二 ECC译码，来产生第三数据； 第四步骤，当第二 ECC译码失败时，通过对第二数据与第三数据之间不同的位进行计数，来获得错误位的数目； 第五步骤，通过改变第二读取电压将第二步骤至第四步骤重复预定的次数，直到错误位的数目小于预定阈值； 第六步骤，将在错误位的所述多个数目之中获得错误位的最小数目时的第二读取电压设定为最佳读取电压，并进一步将使用最佳读取电压读取的第二数据设定为最佳数据；以及 第七步骤，对最佳数据执行第三ECC译码。
【专利摘要】一种半导体存储系统的读取方法包括：第一步骤，对储存在非易失性存储器件中的第一数据执行第一ECC译码，第一数据使用第一读取电压读取；第二步骤，当第一ECC译码失败时，通过使用第二读取电压重新读取第一数据，产生第二数据；第三步骤，通过对第二数据执行第二ECC译码产生第三数据；第四步骤，当第二ECC译码失败时，通过对第二数据与第三数据之间不同的位进行计数获得错误位的数目；第五步骤，通过改变第二读取电压重复第二至第四步骤，直到错误位的数目小于预定阈值；第六步骤，将错误位的数目小于预定阈值时的第二读取电压设定为最佳读取电压，进一步将使用最佳读取电压读取的第二数据设定为最佳数据；第七步骤，对最佳数据执行第三ECC译码。
【IPC分类】G11C29/42, G11C16/26
【公开号】CN105719696
【申请号】CN201510560004
【发明人】李炯珉
【申请人】爱思开海力士有限公司
【公开日】2016年6月29日
【申请日】2015年9月6日
【公告号】US20160179615