专利名称：两晶体管的静态随机存取存储单元及其操作方法
技术领域：
本发明是有关于一种静态随机存取存储器(Static Random AccessMemory，简称SRAM)单元及其操作方法，且特别是有关于一种使用两晶体管的静态随机存取存储单元及其操作方法。
公知的静态随机存取存储器读写数据0或1的作法通常为使用6个晶体管单元，当写入时，以其中两个晶体管的导通与否作为写入数据0或1，当读取时，则因两作为写入数据的晶体管导通与否，造成此两晶体管所分别耦接的位线间具有电位差，因此，可作为读取数据0或1的判断。再者，公知的静态随机存取存储器读写数据0或1的作法也有为使用动态随机存取存储器中的包含一个晶体管(1-T)与一个电容单元，利用晶体管的导通与否，决定电容中电荷的数量，以作为数据0或1的写入与读取。
但公知的此两种静态随机存取存储单元均有其缺点，像是当使用六个晶体管的存储单元时，显而易见的是，存储器本身的集成度将会很低，以现有工艺技术而言，此使用六个晶体管单元的单元尺寸(cellsize)会是动态随机存取存储器的10至16倍大。因此，此作法不但占有较大的空间，且因使用六个晶体管而造价较为昂贵。此外，当工艺技术也趋进步，单位面积的组件增加，又，使用六个晶体管的静态随机存取存储器在关闭时的整体漏电流Ioff(相当于预备电流，Standby Current)，会造成所谓“关不住存储器”的现象。相比之下，当使用一个晶体管的存储单元时，虽然减少了存储单元的单元尺寸，可是却必须使用电压值较高的充电电压(电源电压加上晶体管本身的起始电压(threshold voltage))，其原因在于，如果电容本身所储存的电荷越多，越能预防储存在电容中电荷的遗漏(leak)，而使得数据得以保全。
本发明提出一种两晶体管的静态随机存取存储单元，此静态随机存取存储单元包括第一晶体管、第二晶体管、第一电容以及第二电容。其中，第一晶体管具有第一连接端、第二连接端以与栅极端，第一晶体管的第一连接端耦接第一位线，第一晶体管的栅极端耦接字符线。第一电容具有第一连接端以及第二连接端。第一电容的第一连接端耦接第一晶体管的第二连接端，第一电容的第二连接端耦接静态随机存取存储单元的底材电压。第二晶体管具有第一连接端、第二连接端以与栅极端，第二晶体管的第一连接端耦接第二位线，第二晶体管的栅极端耦接字符线。第二电容具有第一连接端以及第二连接端，第二电容的第一连接端耦接第二晶体管的第二连接端，第一电容的第二连接端耦接底材电压。
本发明另外提出一种两晶体管的静态随机存取存储单元的操作方法，此静态随机存取存储单元具有第一动态随机存取存储单元以及第二动态随机存取存储单元，其中，第一动态随机存取存储单元以及第二动态随机存取存储单元具有共同的字符线与单元底材电压以及具有各自的第一位线与第二位线，此操作方法包括写入数据以及读取数据，其中，当写入一数据时，将字符线的电压由单元底材电压切换至电源供应电压，并根据此数据的值，分别提供单元底材电压以及电源供应电压给第一位线以及第二位线。再将字符线的电压由电源供应电压切换至单元底材电压，以完成写入动作。当读取一数据时，将第一位线以及第二位线的电压预先充电且平衡至电源供应电压，再将字符线的电压由单元底材电压切换至电源供应电压。接下来，根据第一位线以及第二位线的电压是否被拉降，判断静态随机存取存储单元所储存的数据的值。当判断出静态随机存取存储单元所储存的数据的值后，将被拉降的位线的电压拉降至单元底材电压。最后将字符线的电压由电源供应电压切换至单元底材电压，以恢复此静态随机存取存储单元读取前的状态。
综上所述，本发明通过使用两动态随机存取存储单元，以储存于两动态随机存取存储单元中电容的电荷电压的不同，作为写入数据的值的依据，并利用当位线被预先充电后，电容中的电荷电压将影响位线的电压是否被拉降，作为读取数据的值的判断。因此，本发明具有小单元尺寸、小充电电压、低预备电流，以及低成本的其它产业利用效益。故此使用两个晶体管的静态随机存取存储单元应可取代现行静态随机存取存储单元。
100单元101，105NMOS晶体管103，107电容
BL第一位线BLB第二位线WL字符线SN1第一储存节点SN2第二储存节点在此较佳实施例中，单元100的写入与读取的方法将叙述如下当单元100于写入模式时，字符线WL上的电压将由接地电压GND被切换为此静态随机存取存储器的供应电源电压VDD(若以动态随机存取存储单元设计，字符线WL必须被切换为供应电源电压VDD+动态随机存取存储单元中晶体管之起始电压(threshold voltage))。而第一位线BL与第二位线BLB上的电压则根据欲写入的数据(数据0或数据1)，分别供以供应电源电压VDD或是接地电压GND。举例来说，请同时参考
图1以及图2，其中，图2是根据本发明较佳实施例中的静态随机存取存储单元的写入数据1时的时脉图。当欲写入的数据为数据1时，字符线WL上的电压为由接地电压GND被推升至供应电源电压VDD，而第一位线BL上的电压由接地电压GND被推升至供应电源电压VDD，第二位线上的电压由供应电源电压VDD拉降至接地电压GND。在此情况下，本领域人员可知，NMOS晶体管101导通(on)，电容103开始储存电荷，且根据第一位线BL上的电压变化，电容103所储存的电荷电压(第一储存节点SN1的电压)由接地电压增加至供应电源电压VDD减去NMOS晶体管101的起始电压VTN(VDD-VTN)。至于NMOS晶体管105，则也为导通，根据第二位线BLB上的电压变化，电容器107所储存的电荷电压(第二储存节点SN2的电压)由VDD-VTN被拉降至接地电压GND。字符线WL上的电压被推升至供应电源电压VDD一段时间后，即由供应电源电压VDD再被拉降至接地电压GND，以关闭NMOS晶体管101、105，而保留住储存在电容器103、107中的电荷。以上即完成单元100写入数据1的动作。同理，也可了解单元100写入数据0的动作。
当单元100于读取模式时，第一位线BL与第二位线BLB上的电压皆被预先充电且平衡至供应电源电压VDD。而字符线WL上的电压则仍将由接地电压GND被切换为供应电源电压VDD。请同时参考图1以及图3，其中，图3是根据本发明较佳实施例中的静态随机存取存储单元的读取数据1时的时脉图。当读取数据1时，第一位线BL与第二位线BLB上的电压受感应放大器控制，于感应放大器感应致能时(感应致能电压为接地电压GND时)，都被预先充电且平衡至供应电源电压VDD。接下来，字符线WL上的电压由接地电压GND被切换为供应电源电压VDD，此时，NMOS晶体管101、NMOS晶体管105都导通，此时由于第一储存节点SN1的电压为VDD-VTN，因此，第一位线BL上的电压将仍为供应电源电压VDD。相反地，由于第二储存节点SN2的电压为接地电压GND，且第二位线BLB上的电荷需均匀分布，因此，当电容107开始接受第二位线BLB上的电荷而进行充电时，第二位线BLB上的电压将被拉降至略低于VDD，而第二储存节点SN2最后所储存的电压，会因为当初第二位线BLB预先充电时的电荷量不足，而停留在略低于VDD-VTN。
在第一储存节点SN1的电压为VDD-VTN、第二储存节点SN2的电压略低于VDD-VTN期间，感应放大器感应致能以感应第一位线BL及第二位线BLB上的电压。感应放大器通过感应时第一位线BL上电压(供应电源电压VDD)及第二位线BLB上电压(略低于供应电源电压)的不同，分辨出单元100此时所储存的数据为数据1。当感应放大器分辨出单元100此时所储存的数据为数据1后，感应放大器感应禁能，其感应致能电压由接地电压GND被切换为电源供应电压VDD，此即为将其耦接的第一位线BL以及第二位线BLB上的电位，分别维持在供应电源电压VDD以及拉降至接地电压GND，电容103、107所储存的电荷电压因此分别维持在VDD-VTN以及拉降至接地电压GND，即第一储存节点SN1与第二储存节点SN2的电压恢复在未开始读取时的电压。最后，字符线WL上的电压由供应电源电压VDD被切换为接地电压GND，NMOS晶体管101、105关闭，而保留住储存于电容器103、107中的电荷，以维持第一储存节点SN1与第二储存节点SN2的在未读取时的电压。以上即完成单元100读取数据1的动作。同理，也可了解单元100读取数据0的动作。此外，感应放大器随着字符线WL上的电压被切换为接地电压GND后感应致能，即将第一位线BL以及第二位线BLB预先充电且平衡至供应电源电压VDD，以读取下一周期单元100所储存的数据。
综合上述，本发明提供一种使用两个动态随机存取存储单元的静态随机存取存储单元，及其使用方法，通过动态随机存取存储单元中电容所储存的电荷电压不同，作为写入或读取数据时的依据。因此，相较于公知静态随机存取存储器，本发明的使用两晶体管的静态随机存取存储单元及其操作方法，除了具有小单元尺寸、充电电压低的优势外，更因为此单元构成组件较少，又具有整体漏电流小、预备电流小以及实际成本低等其它优势。故应可取代现行静态随机存取存储单元于产业上的利用。
权利要求
1.一种两晶体管的静态随机存取存储单元，其特征是，其包括一第一晶体管，具有第一连接端、第二连接端以与栅极端，该第一晶体管的第一连接端耦接二第一位线，该第一晶体管的栅极端耦接一字符线；一第一电容，具有第一连接端以及第二连接端，该第一电容的第一连接端耦接该第一晶体管的第二连接端，该第一电容的第二连接端耦接该静态随机存取存储单元的一单元底材电压；一第二晶体管，具有第一连接端、第二连接端以与栅极端，该第二晶体管的第一连接端耦接一第二位线，该第二晶体管的栅极端耦接该字符线；以及一第二电容，具有第一连接端以及第二连接端，该第二电容的第一连接端耦接该第二晶体管的第二连接端，该第一电容的第二连接端耦接该单元底材电压。
2.如权利要求1所述的两晶体管的静态随机存取存储单元，其特征是，该第一晶体管为一NMOS晶体管。
3.如权利要求1所述的两晶体管的静态随机存取存储单元，其特征是，该第二晶体管为一NMOS晶体管。
4.一种两晶体管的静态随机存取存储单元的操作方法，该静态随机存取存储单元具有一第一动态随机存取存储单元以及一第二动态随机存取存储单元，其中，该第一动态随机存取存储单元以及该第二动态随机存取存储单元具有共同的一字符线与一单元底材电压以及具有各自的一第一位线与一第二位线，其特征是，其操作方法包括该静态随机存取存储单元写入一数据时，将该字符线的电压由该单元底材电压切换至一电源供应电压；根据该数据的值，分别提供该单元底材电压以及该电源供应电压给该第一位线以及该第二位线；以及将该字符线的电压由该电源供应电压切换至该单元底材电压。
5.如权利要求4所述的两晶体管的静态随机存取存储单元的操作方法，其特征是，该单元底材电压为一接地电压。
6.如权利要求4所述的两晶体管的静态随机存取存储单元的操作方法，其特征是，其操作方法更包括当欲写入的该数据的值为1时，该第一位线的电压由该单元底材电压推升至该电源供应电压，该第二位线的电压由该电源供应电压拉降至该单元底材电压。
7.如权利要求4所述的两晶体管的静态随机存取存储单元的操作方法，其特征是，其操作方法更包括当欲写入的该数据的值为0时，该第一位线的电压由该电源供应电压拉降至该单元底材电压，该第二位线的电压由该单元底材电压推升至该电源供应电压。
8.如权利要求6所述的两晶体管的静态随机存取存储单元的操作方法，其特征是，该第一动态随机存取存储单元中的一第一电容所储存的电压为该电源供应电压减去该第一动态随机存取存储单元中的一第一晶体的起始电压。
9.如权利要求6所述的两晶体管的静态随机存取存储单元的操作方法，其特征是，该第二动态随机存取存储单元中的一第二电容所储存的电压为该单元底材电压。
10.如权利要求9所述的两晶体管的静态随机存取存储单元的操作方法，其特征是，该单元底材电压为一接地电压。
11.一种两晶体管的静态随机存取存储单元的操作方法，该静态随机存取存储单元具有一第一动态随机存取存储单元以及一第二动态随机存取存储单元，其中，该第一动态随机存取存储单元以及该第二动态随机存取存储单元具有共同的一字符线与一单元底材电压以及具有各自的一第一位线与一第二位线，其特征是，其操作方法包括该静态随机存取存储单元读取一数据时，将该第一位线以及该第二位线的电压预先充电至一电源供应电压；将该字符线的电压由该单元底材电压切换至该电源供应电压；根据该第一位线以及该第二位线的电压是否被拉降，判断该静态随机存取存储单元所储存的该数据的值；判断出该静态随机存取存储单元所储存的该数据的值后，将被拉降的位线的电压拉降至该单元底材电压；以及将该字符线的电压由该电源供应电压切换至该单元底材电压。
12.如权利要求11所述的两晶体管的静态随机存取存储单元的操作方法，其特征是，该单元底材电压为一接地电压。
13.一种两晶体管的静态随机存取存储单元的操作方法，该静态随机存取存储单元具有一第一动态随机存取存储单元以及一第二动态随机存取存储单元，其中，该第一动态随机存取存储单元以及该第二动态随机存取存储单元具有共同的一字符线与一单元底材电压以及具有各自的一第一位线与一第二位线，其特征是，其操作方法包括该静态随机存取存储单元写入一数据时，包括将该字符线的电压由该单元底材电压切换至一电源供应电压；根据该数据的值，分别提供该单元底材电压以及该电源供应电压给该第一位线以及该第二位线；将该字符线的电压由该电源供应电压切换至该单元底材电压；该静态随机存取存储单元读取该数据时，包括将该第一位线以及该第二位线的电压预先充电且平衡至该电源供应电压；将该字符线的电压由该单元底材电压切换至该电源供应电压；根据该第一位线以及该第二位线的电压是否被拉降，判断该静态随机存取存储单元所储存的该数据的值；判断出该静态随机存取存储单元所储存的该数据的值后，将被拉降的位线的电压拉降至该单元底材电压；以及将该字符线的电压由该电源供应电压切换至该单元底材电压。
全文摘要
一种两晶体管的静态随机存取存储单元及其操作方法，其具有第一晶体管、第二晶体管、第一电容以及第二电容。第一晶体管具有第一连接端、第二连接端以与栅极端，第一晶体管的第一连接端耦接第一位线，第一晶体管的栅极端耦接字符线。第一电容具有第一连接端以及第二连接端。第一电容的第一连接端耦接第一晶体管的第二连接端，第一电容的第二连接端耦接静态随机存取存储单元的底材电压。第二晶体管具有第一连接端、第二连接端以与栅极端，第二晶体管的第一连接端耦接第二位线，第二晶体管的栅极端耦接字符线。第二电容具有第一连接端以及第二连接端，第二电容的第一连接端耦接第二晶体管的第二连接端，第一电容的第二连接端耦接底材电压。
文档编号H01L27/11GK1459864SQ0212038
公开日2003年12月3日 申请日期2002年5月23日 优先权日2002年5月23日
发明者方宏基 申请人:科统科技股份有限公司