专利名称：智能永磁控制器的制作方法
技术领域：
本实用新型涉及一种智能永磁控制器，属于电力电子自控制装置。
背景技术：
目前，国内在10KV供配电网络上应用的绝大开关设备为弹簧操作机构(简称弹操机构)，而弹操机构的合闸簧平常总处于拉伸状态，当因故需要进行合分时经常出现拒合或合闸不到位的事故；且国内的10KV永磁机构分、合闸电流较大，比如应用220VDC的操作电压，合闸电流约30A-70A，永磁机构的分、合闸时间约为40mS-60mS。如此大的直流分、合闸电流和如此短的机构动作时间，给功率开关组件的开断带来了相当大的困难，为消除直流高电压大电流快速分断产生的拉弧，故而永磁控制器必须采用高频无触点的大功率开断组件，所以永磁开关的永磁控制器的制作，尤其是制作低成本、高可靠性的大功率开关组件的设计制作带来了相当大的困难，所以急需一种高频、高速、低成本的功率开关组件构成的控制器出现。
发明内容
为解决上述技术问题，本实用新型的目是提供一种成本低、控制速度快、安全可靠的智能永磁控制器。
本实用新型解决上述技术问题采用的技术方案是它由大功率场效应管、互锁继电器、数据锁存器、合闸线圈电路及分闸线圈电路构成，所述大功率场效应管的输入连接互锁继电器的输出触点，互锁继电器的输出端接数据锁存器的输入端，数据锁存器的输出端分别与合闸线圈电路及分闸线圈电路相连通。
所述的互锁继电器由三极管N1、三极管N2、互锁继电器KA1、互锁继电器KA2、电阻R14、电阻R21、电阻R22、电阻R23构成，其电阻R14、电阻R22接于三极管N1的基极，互锁继电器KA1一端接于三极管N1的集电极，另一端外接电源；电阻R21、电阻R23接于三极管N2的基极，互锁继电器KA2一端接于三极管N2的集电极，另一端外接电源；电阻R14外接数据锁存器S2的第9脚，电阻R21外接数据锁存器S2的第6脚。
所述的数据锁存器S2共有1-19脚，其中D0-D7对应3、4、8、13、14、17、18脚，Q0-Q7对应2、5、6、9、12、15、16、19脚，其中第2脚外接入合闸线圈电路中，第5脚外接入分闸线圈电路中。
所述的合闸线圈电路主要由单稳态触发器S1A、场效应管(CMOS管)M1、CMOS管M2、CMOS管M3、CMOS管M4、CMOS管M5、CMOS管M6、CMOS管M10、CMOS管M11、CMOS管M12、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R10、电阻R11、电阻R12、电阻R13、电阻R20、电容C1、电容C3、二极管D1、合闸线圈HZ、稳压电路、放电电路构成，其中电阻R20电容C1构成脉宽调节电路，电容C3为电解电容；所述稳压电路由稳压电源B2、电阻R24、电阻R25、电阻R26、电容C4、电容C5、电容C6、三极管N3、三极管、N4、三极管N5构成，所述放电电路由电阻R27、电阻R28、CMOS管M13、CMOS管M14构成。
所述的分闸线圈电路主要由单稳态触发器S1B、场效应管(CMOS管)M7、CMOS管M8、CMOS管M9、CMOS管M16、CMOS管M17、CMOS管M18、电阻R7、电阻R8、电阻R9、电阻R16、电阻R17、电阻R18、电阻R19、电容C2、二极管D2、分闸线圈FZ构成，其中电阻R19电容C2构成脉宽调节电路。
本实用新型取得的技术进步是本实用新型采用以大功率CMOS管IRFP450为主要功率开断单元，应用继电器实现互锁，应用单稳态触发器来限制分合闸的时间，很好的实现了合闸电流不小于70A，分闸电流不小于40A，应用微处理器控制合、分闸电压在100V-250VDC之间可调，从而很好的解决了现有技术的问题，具有使用便捷、成本低、操作安全等优点。
图1是本实用新型的电路图。
具体实施方式
以下结合附图对本实用新型作进一步的描述。
如图所示，本实用新型由大功率场效应管、互锁继电器、数据锁存器、合闸线圈电路及分闸线圈电路构成，所述大功率场效应管的输入连接互锁继电器的输出触点，互锁继电器的输出端接数据锁存器的输入端，数据锁存器的输出端分别与合闸线圈电路及分闸线圈电路相连通。其中互锁继电器由三极管NI、三极管N2、互锁继电器KA1、互锁继电器KA2、电阻R14、电阻R21、电阻R22、电阻R23构成，其电阻R14、电阻R22接于三极管N1的基极，互锁继电器KA1一端接于三极管N1的集电极，另一端外接电源；电阻R21、电阻R23接于三极管N2的基极，互锁继电器KA2一端接于三极管N2的集电极，另一端外接电源；电阻R14外接数据锁存器S2的第9脚，电阻R21外接数据锁存器S2的第6脚；数据锁存器S2共有1-19脚，其中D0-D7对应3、4、8、13、14、17、18脚，Q0-Q7对应2、5、6、9、12、15、16、19脚，其中第2脚外接入合闸线圈电路中，第5脚外接入分闸线圈电路中；合闸线圈电路主要由单稳态触发器S1A、场效应管(CMOS管)M1、CMOS管M2、CMOS管M3、CMOS管M4、CMOS管M5、CMOS管M6、CMOS管M10、CMOS管M11、CMOS管M12、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R10、电阻R11、电阻R12、电阻R13、电阻R20、电容C1、电容C3、二极管D1、合闸线圈HZ、稳压电路、放电电路构成，其中电阻R20电容C1构成脉宽调节电路，电容C3为电解电容；所述稳压电路由B2、电阻R24、电阻R25、电阻R26、电容C4、电容C5、电容C6、三极管N3、三极管、N4、三极管N5构成，所述放电电路由电阻R27、电阻R28、CMOS管M13、CMOS管M14构成；分闸线圈电路主要由单稳态触发器S1B、场效应管(CMOS管)M7、CMOS管M8、CMOS管M9、CMOS管M16、CMOS管M17、CMOS管M18、电阻R7、电阻R8、电阻R9、电阻R16、电阻R17、电阻R18、电阻R19、电容C2、二极管D2、分闸线圈FZ构成，其中电阻R19电容C2构成脉宽调节电路；如果需要开关合闸，则由计算机CPU向锁存器S2输出数据，使继电器KA1吸合，KA2保持失电状态，同时单稳态触发器S1A的输入端B为上升沿触发，又S1A的Q端输出脉宽为80mS的合闸脉冲，合闸线圈电路的CMOS管同时导通，C3合闸线圈快速放电，放电电流约40A-70A，80mS后S1A的端由高电平变为低电平，CMOS管关断，D1释放合闸线圈滞留的能量，继而计算机向锁存器S2输出数据使电路恢复常态，分闸过程与合闸过程类似。
权利要求1.智能永磁控制器，其特征在于它由大功率场效应管、互锁继电器、数据锁存器、合闸线圈电路及分闸线圈电路构成，所述大功率场效应管的输入连接互锁继电器的输出触点，互锁继电器的输出端接数据锁存器的输入端，数据锁存器的输出端分别与合闸线圈电路及分闸线圈电路相连通。
2.根据权利要求1所述的智能永磁控制器，其特征在于所述互锁继电器由三极管NI、三极管N2、互锁继电器KA1、互锁继电器KA2、电阻R14、电阻R21、电阻R22、电阻R23构成，其电阻R14、电阻R22接于三极管N1的基极，互锁继电器KA1一端接于三极管N1的集电极，另一端外接电源；电阻R21、电阻R23接于三极管N2的基极，互锁继电器KA2一端接于三极管N2的集电极，另一端外接电源；电阻R14外接数据锁存器S2的第9脚，电阻R21外接数据锁存器S2的第6脚。
3.根据权利要求1所述的智能永磁控制器，其特征在于所述数据锁存器S2共有1-19脚，其中D0-D7对应3、4、8、13、14、17、18脚，Q0-Q7对应2、5、6、9、12、15、16、19脚，其中第2脚外接入合闸线圈电路中，第5脚外接入分闸线圈电路中。
4.根据权利要求1所述的智能永磁控制器，其特征在于所述合闸线圈电路主要由单稳态触发器S1A、场效应管(CMOS管)M1、CMOS管M2、CMOS管M3、CMOS管M4、CMOS管M5、CMOS管M6、CMOS管M10、CMOS管M11、CMOS管M12、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R10、电阻R11、电阻R12、电阻R13、电阻R20、电容C1、电容C3、二极管D1、合闸线圈HZ、稳压电路、放电电路构成，其中电阻R20电容C1构成脉宽调节电路，电容C3为电解电容；所述稳压电路由稳压电源B2、电阻R24、电阻R25、电阻R26、电容C4、电容C5、电容C6、三极管N3、三极管、N4、三极管N5构成，所述放电电路由电阻R27、电阻R2 8、CMOS管M13、CMOS管M14构成。
5.根据权利要求1所述的智能永磁控制器，其特征在于所述分闸线圈电路主要由单稳态触发器S1B、场效应管(CMOS管)M7、CMOS管M8、CMOS管M9、CMOS管M16、CMOS管M17、CMOS管M18、电阻R7、电阻R8、电阻R9、电阻R16、电阻R17、电阻R18、电阻R19、电容C2、二极管D2、分闸线圈FZ构成，其中电阻R19电容C2构成脉宽调节电路。
专利摘要本实用新型公开了一种智能永磁控制器，它由大功率场效应管、互锁继电器、数据锁存器、合闸线圈电路及分闸线圈电路构成，所述大功率场效应管的输入连接互锁继电器的输出触点，互锁继电器的输出端接数据锁存器的输入端，数据锁存器的输出端分别与合闸线圈电路及分闸线圈电路相连通。本实用新型采用以大功率CMOS管IRFP450为主要功率开断单元，应用继电器实现互锁，应用单稳态触发器来限制分合闸的时间，很好的实现了合闸电流不小于70A，分闸电流不小于40A，应用微处理器控制合、分闸电压在100V－250VDC之间可调，从而很好的解决了现有技术的问题，具有使用便捷、成本低、操作安全等优点。
文档编号H01H3/00GK2655405SQ0326998
公开日2004年11月10日 申请日期2003年9月25日 优先权日2003年9月25日
发明者李永伟, 程福雁 申请人:河北科技大学