专利名称：半导体器件形成期间用于垂直定向电容器的支撑的制作方法
技术领域：
本发明涉及半导体制造领域，更具体的说，涉及形成具有用于其电容器底板的横向支撑的双侧电容器的方法。
背景技术：
在包括存储元件的半导体器件，例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)和一些微处理器的制造期间，通常形成诸如容器式电容器(container capacitor)和支座式电容器(pedestal capacitor)之类的电容器。众所周知，容器和支座式电容器允许通过增加可以存储电荷的表面区域比平面电容器增加了存储的电荷。
图1-7示出利用多晶硅形成多个容器式电容器的常规方法。支座式电容器的形成是类似的，但底板是固体栓，并且单元电介质和顶板与底板的外部共形以形成单侧垂直定向电容器。图1示出包括半导体晶片12并在该晶片12内具有多个掺杂源/漏区14的半导体晶片衬底组件10。图1进一步示出晶体管16，该晶体管包括栅极氧化物18、掺杂的多晶硅控制栅20、提高控制栅20的电导率的诸如硅化钨的硅化物22、和通常用氮化硅制作的盖层24。形成氮化硅隔离物26以使控制栅20和硅化物22与多晶硅触垫(pad)28绝缘，容器式电容器将与该多晶硅触垫电耦接。浅沟槽隔离(STI，场氧化物)30减少了相邻控制栅之间的有害电相互作用。形成刻蚀停止层31，接着形成诸如硼磷硅酸盐玻璃(BPSG)的淀积氧化物厚层32以便为稍后形成的电容器部件提供基底介电层。图形化的光致抗蚀剂层34限定将要形成的容器式电容器的位置。图1的结构可以进一步包括在BPSG层下面的一个或多个位(位数)线或多个其它结构元件或不同，为了简化解释，这些没有被示出。
图1的结构经受各向异性刻蚀，其除去BPSG层的暴露部分以暴露刻蚀停止层31并形成图形化的BPSG层，这为电容器提供了具有凹进的基底电介质。刻蚀停止层的暴露部分是已除去的。在刻蚀停止层31的刻蚀之后，暴露多晶硅触垫28，还可能暴露部分盖层24，结果形成类似图2的结构。依照现有技术中已知的方法，剥离剩余的光致抗蚀剂层34，并除去在刻蚀期间形成的任何聚合物(未示出)，以提供图3的结构。
如图4所示，诸如多晶硅或另一材料的覆盖导电层40与淀积氧化层共形形成，并将为已完成的电容器提供电容器存储节点。形成厚覆盖填充材料42(例如光致抗蚀剂)以填充由多晶硅40提供的容器。接着，图4的结构受到平坦化工艺的处理，例如化学平坦化、机械平坦化、或化学机械抛光(CMP)步骤。该工艺除去了部分光致抗蚀剂42、多晶硅40并通常除去部分BPSG 32，结果形成图5的结构。
接着，利用对多晶硅具有选择性的刻蚀剂(即，最低程度地刻蚀或者优选不刻蚀多晶硅的刻蚀剂)部分地刻蚀BPSG 32，结果形成图6的结构。这里在该工艺中，仅最低程度地支撑多晶硅存储节点(电容器底板)40。图6结构中的底板40每一个均包括限定凹进的第一区域60、和限定凹进的开口的第二区域62，并且该第一和第二区域是彼此连续的。换句话说，图6的底板40限定具有边缘62的容器，该边缘62限定朝向该容器内部的开口。区域60、62形成底板的垂直定向侧，并且这些侧通过水平定向底部64被电耦接。
接着，依照现有技术中已知的方法，形成单元介电层70(例如高质量的单元氮化物层)、多晶硅容器式电容器顶板72、和例如BPSG的平面氧化物层74，结果形成图7的结构。这样形成了“双侧”电容器，因为电容器单元电介质70和电容器顶板72都遵循每个容器式电容器底板40的内部和外部两者的大部分的轮廓。在形成图7的结构后，依照现有技术中已知的方法继续进行晶片加工。
在图6结构中可以看出，常规工艺除去了支撑电容器底板40的氧化物32。执行这种氧化物去除以允许单元电介质和电容器顶板形成在底板的两侧上，以形成双侧电容器。图6的结构容易损坏，并容易受到故障的影响，例如底板的倾斜(例如在刻蚀图5的BPSG 32以形成图6期间造成的)、倾倒、或升起。然而，希望形成双侧电容器以增加单元电容，其允许单元高度与单侧电容器相比降低。限制单元电容器的这种垂直尺寸是所希望的，因为它将接触水平的深度设置为下述。例如，目前的刻蚀手段技术可以将接触刻蚀到约3.0微米(μm)到约3.5μm的深度。如果电容器高度导致接触深度超过3.0μm～3.5μm的限度，那么将需要附加掩蔽层。实现这一点的一种方法是在形成电容器之前在晶片中形成与扩散区的接触的一部分，然后在形成电容器之后形成剩余部分。这种工艺复杂且大大增加了器件成本。
在常规加工期间可能出现的另一问题是由刻蚀图5的BPSG层32以形成图6结构间接引起的。在该刻蚀期间，器件周边上方的BPSG(未示出)也被刻蚀，这在所述周边(此处不存在单元电容器)与阵列(此处单元电容器的顶部处于BPSG 32的顶部初始水平面)之间的氧化物中形成台阶。在形成单元电介质和顶板之后，周边区域必须用氧化物回填，并接着被平坦化。对回填和平坦化的需要导致附加的加工步骤，这促使成本进一步增加。
减少或消除了一个或多个上述问题的形成诸如容器式电容器或支座式电容器的双侧电容器的方法，和由此所得到的结构将是所希望的。
发明内容
本发明的实施例提供新方法，该方法的优点尤其是减少了与半导体器件制造有关的问题，尤其是由在形成支撑层之前由未被支撑的电容器底板的不稳定性引起的问题。
本发明的多个实施例为垂直定向结构，例如诸如容器式电容器或支座式电容器的存储电容器，提供横向支撑。
根据以下结合所附权利要求及其附图理解的详细描述，另外的优点将对本领域的技术人员变得明显。
图1-7是示出用于形成双侧容器式电容器结构的常规方法的截面图；图8-16和18-20是示出用于形成双侧容器式电容器结构的发明方法的实施例的截面图，以及图17是平面图；图21和22是示出形成支座式电容器的本发明实施例的截面图；图23是作为动态随机存取存储器中的存储器阵列的本发明示例性使用的框图；以及图24是本发明在电子装置中的使用的等容描述。
应当强调，在这里附图可能不是精确地按比例绘制的，而是示意性的表示。附图并不旨在描绘本发明的具体参数、材料、特定使用、或结构细节，这些可由本领域的技术人员通过此处的信息检查来确定。
具体实施例方式
术语“晶片”应当被理解为基于半导体的材料，包括硅、绝缘体上硅(SOI)或蓝宝石上硅(SOS)技术、掺杂和未掺杂的半导体、由基底半导体底座支撑的硅的外延层、和其它半导体结构。而且，当在下面的描述中提及“晶片”时，可能已经利用在前的工艺步骤来在基底半导体结构或底座中或上方形成区域或结。另外，当在下面的描述中提及“衬底组件”时，取决于具体的加工阶段，该衬底组件可以包括具有包括电介质和导体的层、和形成在其上方的部件(诸如晶体管)的晶片。除此之外，半导体不必是硅基的，而是尤其还可以基于硅锗、绝缘体上硅、蓝宝石上硅、锗、或砷化镓。另外，在此处的讨论和权利要求中，相对于两层使用的术语“在...上”、一个在另一个“上”意味着这些层之间至少有一些接触，而“在...上方”意味着这些层是接近的，但可能具有一个或多个附加的插入层，因此接触是可能的而不是必须的。“在...上”和“在...上方”在此的使用都不暗示任何方向性。
在半导体器件形成期间所使用的发明方法的第一实施例和工艺过程中的各种创造性结构在图8-20中示出。图8示出包括半导体晶片衬底组件10的结构，该衬底组件10包括半导体晶片12、在该晶片内的导电掺杂区14、包括栅极氧化物18的晶体管、字线20、提高该字线的电导率的硅化物22、电介质晶体管盖层24、介电隔离物26、和导电接触触垫28。该接触触垫28减少了在覆盖介电层的刻蚀期间必须除去的电介质的量。
在形成晶片衬底组件10的各部件之后，形成覆盖刻蚀停止层31。该刻蚀停止层31可以包括厚度在约50埃()到约1000的氮化硅、硅碳(Si·C)、氧化铝(Al2O3)、或其它材料的层。然后，在刻蚀停止层31上方形成基底介电层84，例如硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、旋涂电介质(S0D)、或未掺杂的硅酸盐玻璃(USG)。在基底介电层84上方形成覆盖支撑层86和覆盖牺牲层88。支撑层86和牺牲层88的特性包括层88和84的对层86的选择性的刻蚀能力(即层88和84可以被刻蚀而不会除去或除去很少的层86)。层86可以包括厚度约200到约1200的第二氮化硅层，且层88可以包括厚度约300到约600(优选为约400)的、例如使用BPSG或原硅酸四乙酯(tetraethyl orthosilicate，TEOS)工艺的二氧化硅层。然后，形成其中具有开口的图形化刻蚀掩模90，该掩模允许刻蚀以暴露接触触垫28。
在形成掩模层90之后，刻蚀图8的结构以除去牺牲层88、支撑层86、基底介电层84、和刻蚀停止层31的暴露部分，并暴露接触触垫28，还可能暴露部分盖层24，结果形成类似图9的结构。最初可使用单次蚀刻来除去牺牲二氧化硅层88、氮化硅支撑层86的暴露部分，并被定时以在暴露刻蚀停止层31之前在基底介电层84内停止。然后可以改变化学物质以便除去任何剩余的基底介电层84，同时在刻蚀停止层31上停止。接着，可选地，可以改变该刻蚀并执行一段时间以充分去除刻蚀停止层31的暴露部分，这暴露了接触触垫28，而不过度地刻蚀盖层24或隔离物26。刻蚀停止层31也可以留在原地。
在形成图9的结构之后，除去光致抗蚀剂层90以及在刻蚀期间形成的任何聚合物(未示出)或其它污染物，结果形成图10的结构。
然后，形成诸如氮化钛的覆盖共形电容器底板层110，如图11所示。在容器内形成保护层112(例如光致抗蚀剂)以防止污染物在随后的加工期间淀积在由底板形成的容器内。在形成底板层110和保护层112之后，例如使用化学机械抛光(CMP)将该结构平坦化，结果形成图12的结构。
在形成图12的结构之后，选择性地刻蚀牺牲层88以暴露下面的支撑层86，接着除去保护层112。例如，可以利用包括氢氟酸(HF)的湿法腐蚀对氮化硅支撑层86和氮化钛底板层110选择性地刻蚀二氧化硅的牺牲层88。同样，通过在约150℃到约300℃的温度下使材料灰化，其后使该灰化物经受例如使用氢氟酸(HF)的湿法腐蚀以除去光致抗蚀剂灰化物，可以除去光致抗蚀剂保护层112。可以在除去保护层112之前或之后执行牺牲层88的刻蚀，如果该刻蚀对底板110的材料有选择性的话。如果在除去层112之后执行层88的刻蚀，则刻蚀剂可以穿过底板层110内的任何针孔或其它空隙，并开始刻蚀氧化物层84。然而，这并不是有害的，因为层84将在随后的处理期间被除去而不再提供关键作用。除去保护层112和牺牲层88，结果形成图13的结构。
然后，在图13结构的表面上方形成掩蔽隔离层140，结果形成图14的结构。为该层选择的材料必须能够经受住支撑层86的刻蚀，还必须对支撑层86和底板110的材料是选择性可刻蚀的。采用氮化物支撑层和氮化钛底板时，多晶硅将充分发挥作用。掩蔽隔离层形成为足以填充窄区域142并使它本身与该窄区域紧密接触的厚度，而且在较宽区域144中共形地形成。采用目前的技术，窄区域142可以具有约200到约600的宽度，较宽区域144可以具有约600到约1200的宽度。电容器底板110的暴露部分146的高度由牺牲层88的厚度决定，为约300到约600。为了形成图14的结构，共形的多晶硅层140形成为在宽的平表面上方测量时具有约200到约500的目标厚度。图14示出完全填充了底板中的凹进的层140，但可以并不如此，这取决于底板内的开口的尺寸。然而，将有可能形成充足的材料，以防止在下面所描述的随后的层140的隔离物刻蚀期间对板110的底部的任何损伤。
然后，对掩蔽隔离层140执行各向异性的隔离物刻蚀，结果形成图15的结构。该刻蚀对支撑层86和底板110的材料选择性地除去了掩蔽隔离层140的材料。在刻蚀层140之后，隔离物150留在较宽区域144中，同时剩余层152以跨接由相邻底板110形成的窄区域142。
在形成隔离物150之后，使用隔离物150和层140的其它剩余部分152作为掩模刻蚀支撑层86，结果形成图16的结构。沿图17的1-1用平面图示出图16，图17示出容器式电容器底板110和掩蔽隔离层140的剩余部分150、152的阵列的部分。除了图17所示的那种之外，本发明还可以使用各种电容器布局。由于该掩蔽层的图案限定了支撑层86，因此支撑层86的结构与图17的掩蔽隔离层的结构类似。利用该掩模刻蚀支撑层86对底板110的材料有选择性地除去了支撑层86的材料。还可以在同一操作期间刻蚀隔离物150和支撑层86，但更可能的是，在一个工艺期间刻蚀隔离物150，而在另一单独的刻蚀期间刻蚀支撑层86。在支撑层86的刻蚀期间，也可以除去部分多晶硅层140和隔离物150，只要保留足够的这两种部件以允许暴露宽区域144中的BPSG 84并保护窄区域142中的支撑层86即可。
此时可以除去掩蔽隔离层的剩余部分140、150和152，结果形成图18的结构，或者它们可以留在原地。如果除去了多晶硅隔离物，那么可以用包括四甲基氢氧化铵(TMAH)的湿法腐蚀对氮化硅支撑层86和氮化钛底板110有选择性地刻蚀它们。
图19示出通过除去多晶硅部件140、150和152并在刻蚀基底介电层84之后所得到的结构。对支撑层86、底板110和刻蚀停止层31有选择性地除去基底介电层。对氮化硅和氮化钛有选择性地除去二氧化硅的刻蚀包括氢氟酸(HF)的湿法腐蚀，结果形成图19的结构。该刻蚀剂完全除去了图17所示的暴露的基底介电层84，并除去了每个电容底板110周围的所有电介质84。
如图19结构所示，支撑结构86在除去基底介电层84之后支撑电容器。基底介电层的去除是必需的，以允许形成双侧电容器。这些支撑结构为每个底板提供介电环，并且每个环与相邻环是连续的，使得支撑层形成稳固所有电容器底板的矩阵。支撑层的这种配置可以根据图17来确定，其示出掩蔽隔离层150、152以及已刻蚀的支撑层86的图案。如图19所示，支撑层86的顶和底表面不与任何其它层接触。然而，可能剩余一些电介质84，特别是在支撑层86和底板110之间的接触点处，其可能更难以完全清除。总之，即使剩余一些这种电介质84接触层86的底侧，支撑层86的顶和底表面通常仍将保持不与任何其它层接触。可以想到，对于一些电容器配置和工艺来说，所述环可以不像图17所示的那样360度地包围电容器底板。另外，被环支撑的底板或其它部件可以不是如图17所示的圆形，而可以是椭圆形、卵形、正方形、矩形等。
如果仍没有除去隔离层140的剩余部分150、152，那么此时必须除去它们以防止电容器底板之间短路。
最后，依照现有技术中已知的方法形成电容器单元电介质200、电容器顶板202、和介电层204，从而形成图20的结构。依照现有技术中已知的方法继续进行晶片处理。
已完成的结构可以具有优于常规结构的改善的电容，因为可以除去全部基底介电层，这允许与比常规结构相比沿更多的底板形成顶板。参考图6，例如部分基底介电层32必须留在原地以便在单元电介质和顶板形成期间支撑电容器。然而，在本发明的实施例的情况下，如图19所示，可以除去全部基底介电层，因为支撑层86保留下来以使底板稳固。
为了防止刻蚀周边，可以在刻蚀牺牲介电层之前、在刻蚀掩蔽隔离层之前、或者在刻蚀支撑层之前形成掩模层。这将防止刻蚀器件周边上方的BPSG，该刻蚀将在周边(此处不存在存储单元电容器)和阵列(此处存储单元电容器的顶部处于层88的顶部的初始水平面)之间的氧化物中形成台阶。如果没有保护周边，那么必须用氧化物回填该周边，然后在形成单元电介质200和顶板202之后将其平坦化。
在形成图16的隔离物152之后可以对支撑层86执行选择性刻蚀，以增加144处的开口宽度。这种更大的开口可以允许更容易除去基底介电层，并可以为形成单元介电层200和电容器顶板202提供改善的条件。
采用类似于容器式电容器的方式可以形成支座式电容器，如图21和22所示。如图21所示，形成底板层110以完全填充由牺牲层88、支撑层86、和基底介电层84所限定的凹进。由此，该底板层110将比图11的结构所示的那个厚得多。在该支座式电容器实施例中，由于底板层110完全填充了凹进，因此保护层112不是必需的。在形成图21的结构之后，将底板层110并可能将部分牺牲层88平坦化以便从牺牲层88的水平表面除去层110，从而留下支座式电容器底板110，如图22所示。
在另一实施例中，代替图12的形成牺牲层88和支撑层86，可以形成单层材料。该单层将是更厚的支撑层材料层，例如氮化硅层，并且将与相结合的层86和88一样厚。对该层执行定时刻蚀，结果形成图13的结构。该工艺不象采用两个单独的层那样可控制，因此对于大多数工艺流程不是优选的，但对于某些工艺可能具有优点。然后，依照其它实施例继续进行加工，例如以形成掩蔽隔离层140和其它随后的步骤。
在本发明的上述实施例的情况下，在电容器阵列的加工期间，尤其是在刻蚀图18的基底电介质以形成图19结构期间，有必要保护管芯的周边区域。图23是示出在形成图8的图形化抗蚀剂层90之前，半导体管芯234的四个阵列230和周边232的平面图。典型的存储器管芯将有可能包括更多个阵列。
图24示出在形成图形化光致抗蚀剂层90之后的图23结构。抗蚀剂层90在其中具有开口240，其将允许刻蚀图8结构的牺牲层88、支撑层86、和基底介电层84以形成图9的结构。图24没有按比例绘制，并且与所示出的相比，将形成更多的电容器开口240。抗蚀剂层90在其中还具有开口242，这些开口形成阵列周围的“沟”，其将在基底介电层84的去除期间保护周边232以形成图19的结构。在电容器底板110形成期间将用材料来填充此沟，由此不需要另外的加工来形成并填充此沟。对于目前的加工来说，此沟宽度可以为约200到约600。在通过环刻蚀基底电介质期间，将形成光致抗蚀剂层以覆盖和保护周边但暴露阵列。由此，光致抗蚀剂层和此沟内的层保护周边中的介电层(例如BPSG)以免在基底介电层的去除(该去除暴露电容器底板的侧壁)期间被刻蚀。
如图25所示，根据本发明形成的半导体器件250可以与其它器件(例如微处理器252)一起连到诸如计算机主板的印刷电路板254上，或者作为用在个人计算机、微型计算机、或主机256中的存储模块的一部分。图25还可以表示器件250在其它包括外壳236的电子装置中的使用，例如包括微处理器252的装置，涉及电信、汽车工业、半导体测试和制造设备、消费电子产品、或实际上任何一件消费或工业电子设备。
这里所描述的工艺和结构可用于制造包括诸如容器式电容器或支座式电容器的电容器的多种不同结构。例如，图26是诸如动态随机存取存储器的存储装置的简化方框图，其中的存储器阵列具有使用本发明的实施例形成的容器式电容器。这类器件的通常操作是本领域的技术人员已知的。图26示出与存储装置262耦接的处理器260，还示出存储器集成电路的下述基本部分控制电路264；行266和列268地址缓冲器；行270和列272解码器；读出放大器274；存储器阵列276；和数据输入/输出278。
虽然已经参考示例性实施例描述了本发明，但是这种描述并不打算被理解为限制意义。参考该描述，本发明的示例性实施例以及其它实施例的各种修改对本领域的技术人员来说将是明显的。因此，应当预料到，所附权利要求将覆盖所有的落入本发明范围内的实施例的这类修改。
权利要求
1.一种用于形成半导体器件的方法，包括在基底介电层内形成多个容器式电容器底板；在每个电容器底板周围形成支撑环，该支撑环中具有暴露基底介电层的多个开口；以及通过该环中的开口刻蚀基底介电层以暴露该多个容器式电容器底板的侧壁，其中在刻蚀基底介电层之后，支撑环支撑该多个容器式电容器底板中的每一个。
2.权利要求1的方法，进一步包括在该多个容器式电容器底板的侧壁上和在支撑环上形成单元电介质。
3.权利要求2的方法，进一步包括在单元介电层上和在支撑环上方形成电容器顶板。
4.权利要求1的方法，进一步包括在通过环中的开口刻蚀基底介电层期间基本上除去全部基底介电层，使得该环接触该多个电容器底板并通常不与任何其它层接触。
5.权利要求1的方法，进一步包括在基底介电层的水平表面上用从包括二氧化硅、硼磷硅酸盐玻璃、和原硅酸四乙酯的组中选择的材料形成覆盖层；以及刻蚀该覆盖层以形成支撑环。
6.权利要求1的方法，进一步包括在形成容器式电容器底板之前形成覆盖支撑环层；刻蚀基底介电层和覆盖环层以在其中形成多个开口；在基底介电层中和覆盖环层中的每个开口内形成该多个容器式电容器底板中的一个；仅部分地刻蚀该环层以暴露每个容器式电容器底板的上侧壁；以及在仅部分地刻蚀该环层以暴露每个容器式电容器底板的上侧壁之后，通过环中的开口对基底介电层执行刻蚀。
7.权利要求1的方法，进一步包括在形成容器式电容器底板之前形成覆盖支撑环层；在该覆盖环层上形成覆盖牺牲层；刻蚀覆盖牺牲层、覆盖环层、和基底介电层以在其中形成多个开口；在覆盖牺牲层中、覆盖环层中、和基底介电层中的每个开口内形成该多个容器式电容器底板中的一个；刻蚀牺牲层以暴露每个容器式电容器底板的上侧壁并暴露所述环层；以及在刻蚀牺牲层之后，通过环中的开口对基底介电层执行刻蚀。
8.权利要求1的方法，进一步包括在基底介电层内形成该多个容器式电容器底板之前，刻蚀该基底介电层以在其中形成限定容器式电容器底板的多个开口，并在其中形成限定多个沟的多个开口，并且一个沟围绕每个半导体管芯阵列；在该多个限定容器式电容器底板的开口中和限定该多个沟的开口中形成容器式电容器底板层；以及在通过环中的开口刻蚀基底介电层期间，使用限定该多个沟的开口中的容器式电容器底板层作为刻蚀停止层来保护半导体管芯的周边。
9.一种用于形成半导体器件的方法，包括在半导体晶片衬底组件上方形成图形化的基底介电层；在该图形化的基底介电层上方形成支撑层；在该支撑层上方形成牺牲层；除去牺牲层、支撑层、和图形化的基底介电层的一部分以形成由牺牲层、支撑层、和图形化的基底介电层所限定的凹进；在该凹进内形成电容器底板，该底板接触牺牲层、支撑层、和图形化的基底介电层；在形成电容器底板之后，除去牺牲层以使底板的一部分从支撑层突出；沿底板的突出部分形成掩蔽隔离物；使用该掩蔽隔离物作为掩模刻蚀支撑层以在该支撑层中形成开口；以及通过支撑层中的开口刻蚀基底介电层，其中在通过支撑层中的开口刻蚀基底介电层之后，剩余至少一部分支撑层。
10.权利要求9的方法，进一步包括形成至少第一、第二、和第三电容器底板，使得在截面上，第一和第二电容器底板之间的第一距离大于第二和第三电容器底板之间的第二距离；除去牺牲层以使第一、第二、和第三底板的一部分从支撑层中突出；在第一和第二电容器底板之间以及在第二和第三电容器底板之间形成掩蔽隔离物层，使得该掩蔽隔离物层跨接在第一和第二电容器底板之间并跨接在第二和第三电容器底板之间；以及对该掩蔽隔离物层执行各向异性刻蚀以沿所述底板的突出部分形成掩蔽隔离物，使得，在该各向异性刻蚀之后，掩蔽隔离物层在截面上不跨接在第一和第二电容器底板之间而跨接在第二和第三电容器底板之间。
11.权利要求9的方法，进一步包括形成与由牺牲层、支撑层、和图形化的基底介电层所限定的凹进共形的电容器底板，使得该电容器底板中具有凹进。
12.权利要求9的方法，进一步包括形成电容器底板层以完全填充由牺牲层、支撑层、和图形化的基底介电层所限定的凹进，并覆盖牺牲层的水平表面；以及将电容器底板和牺牲层平坦化以将电容器底板层从牺牲层的水平表面除去，并形成电容器底板。
13.一种工艺过程中的半导体器件，包括多个容器式电容器底板，且每个板包括底部和每个都具有一高度的第一和第二截面的垂直定向侧，且每侧沿其高度的大部分没有被支撑；具有底表面和顶表面的支撑层，其中该支撑层接触该多个底板中的每一个容器式电容器底板，并且其中该支撑层的顶和底表面通常不与任何其它层接触。
14.权利要求13的工艺过程中的半导体器件，其中支撑层是从包括二氧化硅、硼磷硅酸盐玻璃、和原硅酸四乙酯的组中选择的材料。
15.权利要求13的工艺过程中的半导体器件，其中该多个容器式电容器底板包括第一、第二、和第三容器式电容器底板，并且该工艺过程中的半导体器件进一步包括在截面上相隔第一距离的第一和第二电容器底板；在截面上相隔小于第一距离的第二距离的第二和第三电容器底板；以及支撑层，其在截面上跨接在第二和第三电容器底板之间而不跨接在第一和第二电容器底板之间。
16.权利要求13的工艺过程中的半导体器件，进一步包括包括该多个容器式电容器底板的阵列区域和周边区域；以及在该周边区域和该阵列区域之间的沟，具有面向周边区域的第一侧和面向阵列区域的第二侧，其中第二侧是暴露的而第一侧不暴露。
17.一种半导体器件，包括向上延伸的容器形底部电极，其中该底部电极具有内表面、外表面、顶部区域和底部区域；从该下电极的外表面的顶部区域水平延伸的横向支撑结构；覆盖内和外表面的基本区域的介电层；以及顶部电极，其在至少一部分介电层上方以允许该顶部电极与内和外表面两者的基本区域之间的电容性耦接。
18.权利要求17的半导体器件，其中横向支撑结构包括氮化硅。
19.权利要求17的半导体器件，其中横向支撑结构包括围绕底部电极的环形圈。
20.权利要求19的半导体器件，其中所述底部电极是第一底部电极，并且该半导体器件进一步包括物理地耦接到与第一底部电极横向隔开的第二向上延伸的容器形底部电极的环形圈横向支撑结构。
21.电容器存储单元对，包括第一和第二向上延伸的垂直定向的底部电极，其中该底部电极中的每一个具有外表面、顶部区域和底部区域，并且该第一和第二底部电极被横向隔开；从第一底部电极的外表面的顶部区域水平延伸到第二底部电极的外表面的顶部区域的横向支撑结构；覆盖第一和第二底部电极的外表面的大部分的介电层；以及公共顶部电极，其在至少一部分介电层上方以允许该顶部电极与第一和第二底部电极的两个外表面的大部分之间的电容性耦接。
22.权利要求21的电容器存储单元对，其中第一和第二下电极中的每一个限定具有内表面的容器；介电层覆盖第一和第二底部电极的内表面的大部分；且在至少一部分介电层上方的顶部电极允许该顶部电极与第一和第二底部电极的两个内表面的大部分之间的电容性耦接。
全文摘要
一种形成用于半导体器件的双侧电容器的方法包括形成在晶片加工期间支撑电容器底板(110)的介电结构(86)。该结构特别有助于在除去基底介电层(84)以暴露底板外部以便形成双侧电容器期间支撑底板。该支撑结构进一步在单元介电层(200)、电容器顶板(202)、和最后的支撑电介质(204)形成期间支撑底板。还描述了发明结构。
文档编号H01L21/02GK1879211SQ200480032909
公开日2006年12月13日 申请日期2004年8月26日 优先权日2003年9月4日
发明者M·H·曼宁 申请人:微米技术有限公司