专利名称：在闪存装置的栅极间形成介电层的方法
技术领域：
本发明涉及一种制造闪存装置的方法，具体而言，本发明涉及一种在闪存装置中的栅极之间形成一介电层的方法。
背景技术：
闪存装置中的编程和擦除等作业是藉由储存电荷至一浮动栅极中或自一浮动栅极擦除电荷来达成。编程和擦除等属性取决于介于该浮动栅极与该控制栅极之间的耦合比率。因此必须在该浮动栅极与该控制栅极之间形成一厚度均匀的介电层。
将参考图1来解说制造闪存装置的现有方法。
在一半导体基板10上形成一栅极图案G，该栅极图案G是由一隧穿氧化物膜11、一浮动栅极12、一ONO介电层13及一控制栅极14所组成。一杂质被掺杂至该半导体基板10中，藉此形成源极/漏极15。该浮动栅极12是使用一掺杂型硅膜所形成，该ONO介电膜13是藉由层叠一下方氧化物膜ONO1、一氮化物膜ONO2及一上方氧化物膜ONO3所形成。
如果藉由前文提及的方法来制造闪存装置，则在退火工艺过程中，该浮动栅极12与由硅形成的该下方氧化物膜ONO1会互相反应。于是，发生再氧化，因而产生一厚型下方氧化物膜ONO1。例如，在退火工艺之前该下方氧化物膜ONO1厚度″t1″增加至厚度″t2″。例如，该下方氧化物膜ONO1之边缘处发生的再氧化更为活跃，导致边缘相对厚的鸟嘴形。由于该下方氧化物膜ONO1厚度增加，因而减小介于该浮动栅极12与该控制栅极14之间的耦合比率。另外，由于在整个晶片上，该下方氧化物膜ONO1的厚度会不均匀增加，所以在装置的编程和擦除等作业时，由于阈值电压分散增加而导致成品率降低。
发明内容
本发明揭示一种在闪存装置中的栅极之间形成一介电层的方法，该方式可禁止一浮动栅极与一氧化物膜发生反应，藉此防止该介电层厚度变化。
为了实现该目的，在一种制造一具有一介电层的闪存装置的方法中，其中该介电层由介于该浮动栅极与一控制栅极之间的至少一氧化物膜所组成，本发明提供一种用于防止由于该氧化物膜与该浮动栅极的反应而导致该氧化物膜变厚的方法。为此目的，在一构成该浮动栅极的硅膜的表面上形成一Si-F键合层。在氮气体环境中退火处理该Si-F键合层，藉此形成一Si-N键合层。接着形成一介电层。
根据本发明的一个方面，本发明提供一种制造闪存装置的方法，包括下列步骤形成一构成一浮动栅极的硅膜图案；在一供应氟的气体环境中，在该硅膜图案的表面上形成一硅-氟(Si-F)键合层；在一氮气体环境中执行一退火工艺，藉此在该硅膜图案的表面上形成一硅-氮(Si-N)键合层；在具有该Si-N键合层的该硅膜图案上形成一具有至少一氧化物膜的介电层；以及在该介电层上形成一用于一控制栅极的导电膜。
根据本发明的另一方面，本发明提供一种制造闪存装置的方法，包括下列步骤形成一用于形成一浮动栅极之硅膜；在一供应氟的气体环境中，在该硅膜之表面上形成一硅-氟(Si-F)键合层；在一氮气体环境中执行一退火工艺，藉此在该硅膜的表面上形成一硅-氮(Si-N)键合层；在具有该Si-N键合层的该硅膜上形成一具有至少一氧化物膜的介电层；在该介电层上形成一用于一控制栅极的导电膜；以及图案化具有该导电膜的该硅膜、该介电层及该Si-N键合层。
根据本发明的再一方面，本发明提供一种制造闪存装置之方法，包括下列步骤形成一构成一浮动栅极之硅膜图案；执行一使用HF的清洁工艺，藉此在该硅膜图案之表面上形成一Si-F键合层；在NH3气体环境中执行一退火工艺，藉此在该硅膜图案的表面上形成一Si-N键合层；在具有该Si-N键合层的该硅膜图案上，层叠一下方氧化物膜、一氮化物膜及一上方氧化物膜，藉此形成一介电层；以及在该介电层上形成一控制栅极。
图1显示用于解说相关技术形成的闪存装置的栅极图案的断面图；图2A到图2H显示用于解说根据本发明一具体实施例的制造闪存装置方法的断面图；以及图3A到图3C显示用于解说根据本发明一具体实施例的制造闪存装置方法的断面图。
符号说明100 半导体基板110 隧穿氧化物膜111 隧穿氧化物膜图案120 硅膜121 硅膜图案130 Si-F键合层140 Si-N键合层150 介电层151 介电层图案160 导电膜161 控制栅极ONO1 下方氧化物膜ONO2 氮化物膜ONO3 上方氧化物膜具体实施方式
将参考附图来说明本发明的较佳具体实施例。仅基于让本领域的技术人员了解本发明的目的来提供这些具体实施例，请注意，本领域的技术人员可用各种方式来修改所说明的具体实施例，并且本发明的范畴不限定于本文所说明的具体实施例。另外，在附图式中，基于便于解说且清楚明白考虑而夸大各层的厚度及大小。会使用相似的参考数字标示相同或相似的零件。同时，假使描述某一层膜位于其它层膜或一半导体基板“之上”时，该层膜可能直接接触于该其它层膜或该半导体基板，或者，一第三层膜可被插入在该层膜与该其它层膜或该半导体基板之间。
现在将参考图2A到图2H来详细说明根据本发明一具体实施例的制造闪存装置的方法。
请参考图2A，在一半导体基板100上相继形成一隧穿氧化物膜110及一用于浮动栅极的硅膜120。使用非晶硅膜来形成该硅膜120。形成的该硅膜120的厚度为300至500埃。可使用浓度为2.1×1021/cm2至5×1021/cm2的磷(P)来掺杂该硅膜120。可用于形成该硅膜120的沉积工艺中掺杂磷(P)，或可在沉积该硅膜120之后通过执行离子注入来掺杂磷(P)。
接着，图案化该硅膜120以形成一硅膜图案121，如图2B所示。可藉由形成一界定一浮动栅极的蚀刻掩模(图中未描绘)，并接着选择性蚀刻该硅膜120，以此方式形成该硅膜图案121。在形成该硅膜图案121的工艺过程中，也可蚀刻该隧穿氧化物膜110，藉此形成一隧穿氧化物膜图案111。
之后，剥除该蚀刻掩模，并且执行一用于剥除蚀刻残留物的蚀刻后清洁工艺。
可按如下数项工艺来执行该蚀刻后清洁工艺。也就是说，使用一H2SO4、H2O2和H2O的混合溶液来执行piranha清洁。接着，使用缓冲氧化物蚀刻剂(BOE)溶液(混和比率为300∶1之NH4F与HF混和溶液)来执行清洁。接着，在25℃温度下使用一NH4OH、H2O2和H2O之混合溶液来执行长达10分钟之SC-1。其间，为了防止该硅膜图案121瓦解，在不供应超音波震荡(Megasonic)能量之情况下来执行该蚀刻后清洁工艺。
接着，如图2C所示，在一供应氟的气体环境中，在该硅膜图案121的表面上形成一硅-氟(Si-F)键合层130。形成Si-F键合层130可防止形成一天然氧化物膜。执行一使用HF的清洁工艺，藉此形成该Si-F键合层130。可使用H与F混和比率为40∶1至60∶1的HF溶液来执行长达10秒至30秒的清洁工艺，藉此形成厚度为3埃至5埃的该Si-F键合层130。在执行使用HF的清洁工艺之后，可执行漂洗工艺。可在QDR(quick-dump rinse；省水漂洗)及溢流(over flow)模式，使用约75℃的去离子(DI)水来执行该漂洗工艺。藉此执行HF清洁工艺及漂洗工艺，就可降低粒子吸附力。
之后，在形成该Si-F键合层130的两小时内，将该半导体基板100移至一反应室中。此时，可将该半导体基板100引入一装载室，且接着移至一连接至该装载室的该反应室中。为了禁止产生天然氧化物膜，可在下列状态下将该半导体基板100从该装载室移至该反应室中在维持400℃至500℃温度及2mTorr至3mTorr压力下，供应2slm至4.5slm的N2气体。
如图2D所示，在一氮气体环境中执行一退火工艺，藉此在该硅膜图案的表面上形成一硅-氮(Si-N)键合层140。可在下列条件下来执行该退火工艺在650℃至800℃温度及2mTorr至5.5mTorr压力下，供应5slm至7slm的N2气体至该反应室。另外，可执行该退火工艺长达22至28分钟，藉此形成厚度为10埃至15埃的该Si-N键合层140。
藉由使用氮来取代该Si-F键合层130中的氟，就可形成该Si-N键合层140。由于键合衍生Si-F的自由能高于键合衍生Si-N的自由能，所以会根据下列方程式1选择性衍生Si-F键合。
如图2E所示，在具有该Si-N键合层140的该硅膜图案121上形成一具有至少一氧化物膜的介电层150。可在原位形成该Si-N键合层140与该介电层150。
根据本发明一项具体实施例，可藉由相继层叠一下方氧化物膜ONO1、一氮化物膜ONO2及一上方氧化物膜ONO3来形成该介电膜150。藉由高温氧化(HTO)方法，供应2slm至4slm的SiH2Cl2及1.5slm至2slm的N2O，就可形成该下方氧化物膜ONO1及该上方氧化物膜ONO3。可在780℃至830℃温度及2mTorr至3.5mTorr压力下，形成该下方氧化物膜ONO5及该上方氧化物膜ONO3。形成的该下方氧化物膜ONO1的厚度为35埃至45埃。可使用SiH2Cl2及NH3来成该氮化物膜ONO2在沉积该下方氧化物膜ONO1之后，为了防止由于降低温度的工艺期间的热应力而导致该下方氧化物膜ONO1品质恶化，可按10℃/分钟至25℃/分钟的速度来降低温度。以此方式降低温度时，可供应N2气体至该反应室。
接着，如图2F所示，在该介电层150上形成一用于一控制栅极的导电膜160。可使用一硅膜来形成该导电膜。此外，可藉由在该硅膜上层叠一硅化物膜或一金属来形成该导电膜。
之后，图案化该导电膜160及该介电层150，藉由形成一控制栅极161及一介电层图案151，如图2G所示。
如图2H所示，在该半导体基板100中形成源极/漏极170。接着执行退火工艺。
该退火工艺过程中发生的氧原子扩散成正比于介于该硅膜图案121与该下方氧化物膜ONO1之间界面的平坦度。根据本发明，藉由在该硅膜图案121上形成该Si-F键合层130，就可以防止在该硅膜图案121上形成天然氧化物膜，因而增加平坦度。另外，该Si-N键合层140可防止介于扩散之氧原子与该硅膜图案121之间的反应，藉此防止该下方氧化物膜ONO1厚度增加。据此，用于编程和擦除装置的临限电压变化可维持在0.2V至0.4V范围内。另外，还会改良该浮动栅极与该介电层的界面属性，因而改良该下方氧化物膜ONO1的崩溃电压(BV)属性达10％至30％。
现在将参考图3A到图3C来详细说明根据本发明另一具体实施例的制造闪存装置之方法。
如图3A所示，在一半导体基板100上相继形成一隧穿氧化物膜110及一用于浮动栅极之硅膜120。在一供应氟的气体环境中，在该硅膜图案120之表面上形成一Si-F键合层130。执行一使用HF的清洁工艺，藉此形成该Si-F键合层130。
接着，在已完成形成该Si-F键合层130的该半导体基板100移至一反应室中。然后在一氮气体环境中执行一退火工艺，藉此在该硅膜120的表面上形成一Si-N键合层140。
如图3C所示，在具有该Si-N键合层140的该硅膜图案120上相继形成一具有至少一氧化物膜的介电层150及一用于控制栅极的导电膜160。可藉由层叠一下方氧化物膜ONO1、一氮化物膜ONO2及一上方氧化物膜ONO3来形成该介电膜150。可在原位形成该Si-N键合层140与该介电层150。
接着，图案化该导电膜160、该介电层150及具有该Si-N键合层140的该硅膜图案120，藉由形成一控制栅极161、一介电层图案151及一具有该Si-N键合层140之硅膜图案121及一隧穿氧化物膜图案111，如图2G所示。
执行一如用于形成源极/漏极的后续工艺。
根据本发明，能够在退火工艺中防止介于一浮动栅极与一控制栅极之间的介电层厚度增加。还可以防止介电层边缘变厚的鸟嘴形。据此，由于改良介于该浮动栅极与该控制栅极之间的耦合比率，因而能够显著降低用于编程和擦除装置的临限电压分布。因此显著提高成品率。同时，栅极线宽愈窄，产生鸟嘴形的影响愈大。本发明可高效率禁止产生鸟嘴形，并且促进增加高集成之闪存装置的成品率。
虽然本发明已参考其目前优选的具体实施例进行说明，本领域的技术人员应知道可进行各种变更及修改，而不会脱离本发明的精神与范畴。
权利要求
1.一种制造闪存装置的方法，包括下列步骤形成一构成一浮动栅极之硅膜图案；在一供应氟的气体环境中，在该硅膜图案的表面上形成一硅-氟(Si-F)键合层；在一氮气体环境中执行一退火工艺，以此方式在该硅膜图案的表面上形成一硅-氮(Si-N)键合层；在具有该Si-N键合层的该硅膜图案上形成一具有至少一氧化物膜的介电层；以及在该介电层上形成一用于形成一控制栅极的导电膜。
2.如权利要求1所述的方法，其中使用一HF溶液来形成该Si-F键合层。
3.如权利要求2所述的方法，其中形成该硅膜的步骤之后，进一步包括下列步骤使用H2SO4、H2O2和H2O的混合溶液来执行清洁；使用NH4F和HF的混合溶液来执行清洁；以及使用NH4OH、H2O2和H2O的混合溶液来执行清洁。
4.如权利要求1所述的方法，其中藉由在NH3气体环境中执行一退火工艺来形成该Si-N键合层。
5.如权利要求4所述的方法，其中在原位执行形成该Si-N键合层的步骤与形成该介电层的步骤。
6.如权利要求5所述的方法，其中所述介电层是通过在具有该Si-N键合层的该硅膜图案上层叠一下方氧化物膜、一氮化物膜及一上方氧化物膜形成的。
7.如权利要求6所述的方法，其中使用非晶硅膜来形成该硅膜。
8.如权利要求7所述的方法，其中使用掺杂磷(P)的非晶硅膜来形成该硅膜。
9.一种制造闪存装置的方法，包括下列步骤形成一用于形成一浮动栅极的硅膜；在一供应氟的气体环境中，在该硅膜的表面上形成一硅-氟(Si-F)键合层；在一氮气体环境中执行一退火工艺，藉此在该硅膜的表面上形成一硅-氮(Si-N)键合层；在具有该Si-N键合层的该硅膜上形成一具有至少一氧化物膜的介电层；在该介电层上形成一用于形成一控制栅极的导电膜；以及图案化具有该导电膜的该硅膜、该介电层及该Si-N键合层。
10.如权利要求9所述的方法，其中使用HF溶液来形成该Si-F键合层。
11.如权利要求9所述的方法，其中藉由在NH3气体环境中执行一退火工艺来形成该Si-N键合层。
12.如权利要求11所述的方法，其中在原位执行形成该Si-N键合层的步骤与形成该介电层的步骤。
13.如权利要求9所述的方法，其中所述介电层是通过在具有该Si-N键合层的该硅膜上层叠一下方氧化物膜、一氮化物膜及一上方氧化物膜形成的。
14.一种制造闪存装置的方法，包括下列步骤形成一构成一浮动栅极的硅膜图案；执行一使用HF的清洁工艺，藉此在该硅膜图案的表面上形成一Si-F键合层；在NH3气体环境中执行一退火工艺，藉此在该硅膜图案的表面上形成一Si-N键合层；在具有该Si-N键合层的该硅膜图案上，层叠一下方氧化物膜、一氮化物膜及一上方氧化物膜，藉此形成一介电层；以及在该介电层上形成一控制栅极。
15.如权利要求14所述的方法，其中形成该硅膜的步骤之后，进一步包括下列步骤使用一H2SO4、H2O2和H2O的混合溶液来执行清洁；使用一NH4F和HF的混合溶液来执行清洁；以及使用一NH4OH、H2O2和H2O的混合溶液来执行清洁。
全文摘要
本发明提供一种用于防止一氧化物膜变厚的方法，这是由于在制造一具有一介电层之闪存装置的方法中，该氧化物膜与一浮动栅极的反应而导致该氧化物膜变厚，其中该介电层系由介于该浮动栅极与一控制栅极之间的至少一氧化物膜所组成。为此目的，在一构成该浮动栅极的硅膜之表面上形成一Si－F键合层。在一氮气体环境中退火处理该Si－F键合层，藉此形成一Si－N键合层。接着形成一介电层。
文档编号H01L21/8247GK1691312SQ20051005427
公开日2005年11月2日 申请日期2005年3月21日 优先权日2004年4月20日
发明者朴相昱 申请人:海力士半导体有限公司