专利名称：射频识别卷标结合微组件的封装结构与方法
技术领域：
本发明是有关于一种封装结构以及方法。尤其是指一种利用焊材将盖体以及设置于基板上的射频识别卷标以及微组件封装在一起以增加封装结构抵抗严苛环境的能力进而增加射频识别标签所能运用的环境的一种射频识别卷标结合微组件的封装结构与方法。
背景技术：
射频识别组件是近年来极重要的发明之一，而其主要由射频识别标签(RFID Tag)以及读取器(Reader)所构成。射频识别技术可在不需借助人力的情况下，透过无线通讯以非接触的方式自动将多个对象读取，所以无论在清点货物或者是买卖商品，处理速度都会快很多。也因为如此，射频识别的技术也会逐渐的取代传统的条形码辨识技术。
不过由于射频识别卷标仅能达到储存信息的目的，如果可以将射频识别卷标与微组件，例如传感器、致动器、被动组件或者是微机械组件等结合，使得射频识别标签变成不只是储存和传输信息，而是可以将传感器所感测到的信息传递出去，进而提高射频识别卷标的应用层面。
然而要将射频识别卷标与微组件封装在一起，在已知技术中，大多仅利用薄膜(film)者是箔膜(foil)来将射频识别标签包覆。对于能够承受高温、高酸碱度、高机械应力的严苛环境下使用的射频识别标签的封装技术并不多见。传统上，射频识别标签的封装采用塑料或者是高分子材料并利用黏胶接合，但是此类材料所能承受的拉伸力小、耐冲击力也较差，而胶类接着剂的接合强度亦不能承受高温或者是高酸的环境，更造成射频识别标签在应用上的限制。例如，纺织业所使用的射频识别标签，不论是干洗过程所使用的化学溶剂或洗涤剂，还是在一般洗涤过程所须受的扭力、剪力等种种应力的条件下，射频识别标签将无法直接承受，所以需事先将射频识别标签取下，因此在实际使用上造成许多困扰。
此外，已知的封装技术仅单纯进行射频识别标签封装，并无可容许微组件放置的空间，所以更限制了射频识别标签使用的领域。而不透光的封装材料也会限制光感测组件与射频识别卷标的整合运用。
图1为已知技术的封装结构示意图，该图为中华民国专利第091110826号申请案所公开的封装技术。参考图1所示，该封装结构1包括有一第一芯片11、一第二芯片12以及一凸块环13。该凸块环13设置于该第一芯片11的接垫环14与该第二芯片12的接垫环15之间，以结合该第一芯片11以及该第二芯片12而形成一密闭空腔16。不过该凸块环13由于没有任何的拘束，因此凸块环13受热时将会任意流动而影响到封装结构的精度，甚至伤害到被封装的组件。此外，其芯片并无微封盖的设计，亦不适合微组件的封装。
综合上述，因此急需一种射频识别卷标结合微组件的封装结构与方法来解决已知技术所产生的问题。
发明内容
本发明的主要目的是提供一种射频识别卷标结合微组件的封装结构以及方法，其利用微封盖将形成于基板上的射频识别卷标以及微组件封装整合在一起，达到适应温度变化、冲击以及腐蚀等严苛环境的目的。
本发明的次要目的是提供一种射频识别卷标结合微组件的封装结构以及方法，其利用微封盖将形成于基板上的射频识别卷标以及微组件封装整合在一起，达到提供微组件的移动空间以及允许感测信号传输的目的。
本发明的另一目的是提供一种射频识别卷标结合微组件的封装结构以及方法，其于微封盖设置有微定位凹槽以及利用焊料的再流动现象进行接合，达到提升对位精准度的目的。
为实现上述目的，本发明提出了一种射频识别卷标结合微组件的封装结构，包括一基板，其设置有一射频识别标签以及与该射频识别标签作电性连接的一微组件；一微封盖，其具有一微凹槽，其中该微凹槽周围更具有一微定位凹槽；以及一凸块环，与该基板相连接，当该基板与该微封盖结合时，该凸块环容置于该微定位凹槽中，使该微凹槽形成腔室以提供容置该射频识别卷标以及该微组件。
上述的射频识别卷标结合微组件的封装结构，其中该凸块环为锡铅合金。
上述的射频识别卷标结合微组件的封装结构，其中该凸块环与该基板之间更具有一导电层。
上述的射频识别卷标结合微组件的封装结构，其中该导电层的材料可选择为铜、铝、金以及银其中的一种。
上述的射频识别卷标结合微组件的封装结构，其中该导电层与该基板之间更具有一缓冲层。
上述的射频识别卷标结合微组件的封装结构，其中该缓冲层的材料可选择为铬以及钛其中的一种。
上述的射频识别卷标结合微组件的封装结构，其中该凸块环与该微封盖之间更具有一导电层。
上述的射频识别卷标结合微组件的封装结构，其中该导电层的材料可选择为铜、铝、金以及银其中的一种。
上述的射频识别卷标结合微组件的封装结构，其中该导电层与该微封盖之间更具有一缓冲层。
上述的射频识别卷标结合微组件的封装结构，其中该缓冲层的材料可选择为铬以及钛其中的一种。
上述的射频识别卷标结合微组件的封装结构，其中该微封盖为一胶状玻璃。
为实现上述目的，本发明还提出了一种射频识别卷标结合微组件的封装方法，其特征在于，包括有下列步骤步骤1，形成一凸块环于一基板上；步骤2，于该凸块环的区域内设置一射频识别卷标以及一微组件于该基上步骤3，将具有一微凹槽与一微定位凹槽的微封盖覆盖于该基板上，使该凸块环容置于该微定位凹槽中，该微凹槽与该基板形成一腔室以容置该射频识别卷标以及该微组件；以及步骤4，加热该凸块环使其熔化以提供连接固定该微封盖以及该基板。
图1为已知的封装结构示意图；图2A为本发明射频识别卷标结合微组件的封装结构较佳实施例剖面示意图；图2B为本发明微封盖的较佳实施例示意图；图2C为本发明基板构造立体示意图；图3为本发明射频识别卷标结合微组件的封装发法较佳实施例流程示意图；图4A至4O为本发明的基板形成方法流程示意图；图5A至5I为于微封盖形成凸块环流程示意图。
其中，附图标记1-已知封装结构11-第一芯片12-第二芯片13-凸块环14、15-接垫环16-密闭空腔2-封装结构20-基板200-二氧化硅层201-碳化硅层202、206、208-光阻203-对准记号区域206a-凹部区域21-微封盖211-微定位凹槽212-微凹槽213-腔室22-射频识别标签23-微组件
24-感应线圈25-电线30-凸块环31-导电层32-缓冲层33、34-光阻层4-封装方法400～410-步骤50、51、52-光罩具体实施方式
为使贵审查委员能对本发明的特征、目的及功能有更进一步的认知与了解，下文特将本发明的装置的相关细部结构以及设计的理念原由进行说明，以使得审查委员可以了解本发明的特点，详细说明陈述如下参考图2A以及图2C所示，其中图2A为本发明射频识别卷标结合微组件的封装结构较佳实施例剖面示意图；图2C为本发明基板构造立体示意图。本发明提供一封装结构2其包括一基板20以及一微封盖21。该基板20，其设置有一射频识别标签22以及用一电线25与该射频识别标签22作电性连接一微组件23。该射频识别标签22的周围具有感应线圈24与该射频识别标签22作电性连接，以提供接收或发射射频信号的目的。该微组件23可选择为一传感器、一致动器、一微机械组件、一被动组件或者是一集成电路组件等，但不在此限。该基板20，则可为一硅晶圆基板、一有机基板、一酰亚胺-三氮口井(Bismaleimide Triazine，BT)基板、一高分子材料基板、一低温共烧陶瓷(LowTemperature Cofired Ceramic，LTCC)基板或者是玻璃基板等材料，但不在此限。
该微封盖21，其覆盖于该基板20上而与该基板20相连接，该微封盖21具有一微凹槽212以提供容置该射频识别卷标22以及该微组件23。参考图2B所示，该图为本发明微封盖的较佳实施例示意图。该微凹槽212周围更形成有一微定位凹槽211。在本实施例中，该微封盖21为胶状玻璃(Spin On Glass，SOG)材料。再回到图2A所示，该微封盖21覆盖于该基板20上，使得该微凹槽212与该基板20间形成一腔室213以提供保护该微组件23以及该射频识别标签22。
该微定位凹槽211与该基板20之间更具有可提供连接该基板20与该微封盖21的一凸块环30。该凸块环30可为锡铅合金等焊接材料，以提供焊接该基板20与该微封盖21。在该凸块环30与该基板20以及该微定位凹槽211间更形成有一导电层31，该导电层31可选择为铜、铝、金或银等类的导电材料。为了加强导电层31的附着力，于该导电层31与该基板20以及该微定位凹槽211之间更具有一缓冲层32。该缓冲层32可选择为铬(Cr)或者是钛(Ti)等材料。
参考图3所示，该图为本发明射频识别卷标结合微组件的封装发法较佳实施例流程示意图。该射频识别卷标结合微组件的封装方法4，包括有下列步骤步骤400，提供一基板以及具有一微凹槽的一微封盖；步骤401，在该基板上形成一缓冲层；步骤402，在该缓冲层上形成一导电层；步骤403，形成一凸块环于该导电层上；步骤404，在该凸块环的区域内设置一射频识别卷标以及一微组件于该基板上；步骤405，在该微封盖上的该微凹槽的周围形成一微定位凹槽；步骤406，在该定位凹槽上形成一缓冲层；步骤407，在该缓冲层上形成一导电层；步骤408，形成一凸块环于该导电层上；步骤409，进行一被动式对准动作，将该微封盖覆盖于该基板上，使得该定位为凹槽对准该基板上的凸块环，进而使得该微凹槽与该基板形成一腔室以容置该射频识别卷标以及该微组件；以及步骤410，加热该凸块环使其熔化以提供连接固定该微封盖以及该基板，以完成一主动式对准动作。
参考图4A至图4O所示，该系列的图标为本发明的基板形成方法流程示意图，也就是说明该步骤401至该步骤403的细部流程。如图4A所示，该基板20为一硅基板，该基板20上形成有一二氧化硅层(SiO2)200、一氮化硅层(S3N4)201以及一光阻层202。首先以一光罩50对该基板进行曝光以定义出一对准记号的位置。接下来，进行如图4B所示的步骤，进行显影以去除该对准记号区域203上的光阻。然后再进行活性离子蚀刻(Reactive Ion Etching，RIE)的制程去除该对准记号区域203的二氧化硅以及氮化硅材料并去除光阻层202以形成如图4C的结构。
接着以湿蚀刻的方式去除该对准记号区域203内的硅基材，形成如图4D的结构。随后，进行如图4E所示的步骤，于该氮化硅层201上形成一缓冲层32；该缓冲层32可以蒸渡的方式形成，其材料可选择为铬或者是钛。形成缓冲层32的目的是为了增加后来形成的导电层的附着力。紧接着再进行图4F的制程，于该缓冲层32上形成一导电层31；该导电层31可以蒸渡的方式形成，其材料可选择铜、铝、金或者是银等类的导电材料，形成导电层31的目的是为了当作后来形成该凸块环电镀沉积的导电板。
之后，再于该导电层31上涂布一光阻层206，涂布的方式可以旋转涂布的方式来形成，如图4G所示。随后，再进行如图4H所示的步骤，提供一光罩51对图4G的结构进行曝光以定义出形成凸块环所需要的区域。完毕之后，再以显影的方式去除凸块环区域上的光阻以形成一凹部区域206a，如图4I所示。接下来进行如图4J所示的步骤，于该凹部区域206a形成凸块环30；该凸块环30可以使用电镀的方式来形成，而该凸块环30的材料可以选择锡铅合金等焊接材料。随后再进行图4K的步骤，将该导电层31上的残余光阻去除。
去除之后，再形成一光阻层208覆盖于该凸块环30以及该导电层31上，如图4L所示。然后，再进行图4M所示的步骤，以一光罩52对图4L的结构进行曝光，其目的是为了定义留下覆盖于该凸块环30上的光阻。之后再以显影制程将不需要的光阻去除，仅留下该凸块环30上的光阻208，如图4N所示。最后，再去除不需要的缓冲层32、导电层31以及该凸块环30上的光阻208，以形成如图4O的结构；其中，去除该缓冲层32、导电层31的方式以蚀刻容液Cr-7来进行。上述图4A至图4O的流程中，在形成缓冲层32、导电层31以及光阻202、206、208时可以利用遮蔽物将该对准记号区域203遮蔽，以保护该对准记号区域203。
接下来进行本发明的步骤404，在本实施例中，以黏着剂将射频识别卷标22以及微组件23黏着固定于该基板20上的该凸块环30内部的区域，随后再以打线机连接电线25于该射频识别卷标22与该微组件23之间，并以打线机于该射频识别标签22周围形成感应线圈24，如图2C所示的结构。形成射频识别卷标22以及微组件23于基板20上的方式除了上述之外，也可以用半导体制程事先于该基板20上制作。
接下来说明该步骤405、406、407以及408。参考图5A至图5J所示，该图为于微封盖形成凸块环流程示意图。首先如图5A所示的结构，于该微封盖21的微凹槽212周围形成一微定位凹槽211，并形成一缓冲层32。接下来再形成一导电层31于该缓冲层32之上，如图5B所示。形成该缓冲层32以及导电层31的目的、方法以及材料以于前文叙述，在此不做赘述。接下来，进行图5C的步骤，于该导电层31上形成一光阻33。然后进行如图5D所示的步骤，曝光以及显影去除该微定位凹槽211内的光阻，以便沉积凸块环。接下来以电镀的方式形成该凸块环30于该微定位凹槽211内的导电层31上，以形成如图5E的结构。随后进行图5F的步骤，以去除残余的光阻33。
接下来进行图5G的步骤，于图5F的结构上形成一光阻层34。随后进行图5H的步骤，利用曝光以及显影保留该微定位凹槽211上的光阻层34，使该光阻层34可以保护该凸块环30。接下来去除该微定位凹槽211以外的缓冲层32以及导电层31，然后再去除该微定位凹槽211内的光阻34，以形成图5I的结构。
进行完步骤408之后，该步骤409将该微封盖21与该基板20进行初步的对位动作，也就是利用该微封盖21的透光性，将该微封盖21的该微定位凹槽211与该基板20上的凸块环30对准，以完成的初步对准机制。紧接着，进行该步骤410，加热该微定位凹槽211以及该基板20上的凸块环30使其熔化，由于该凸块环30属于金属的焊料，所以在受热熔化的后会产生再流动(reflow)现象，进而产生主动式对准的机制，此外该微定位凹槽211也可确保该凸块环30熔化后受到该微定位凹槽211的限制而不会于受力过程中产生溢流，以保护诸组件例如该射频识别卷标22以及微组件23不会受到熔化后的金属焊料损伤。此外，该凸块环30熔化后产生的焊料也会流到该对准记号区203，以增加接着力。借助本发明步骤409的初步被动式对准，以及步骤410的主动式对准，即可达到精密封装的目的。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种射频识别卷标结合微组件的封装结构，其特征在于，包括一基板，其设置有一射频识别标签以及与该射频识别标签作电性连接的一微组件；一微封盖，其具有一微凹槽，其中该微凹槽周围更具有一微定位凹槽；以及一凸块环，与该基板相连接，当该基板与该微封盖结合时，该凸块环容置于该微定位凹槽中，使该微凹槽形成腔室以提供容置该射频识别卷标以及该微组件。
2.根据权利要求1所述的射频识别卷标结合微组件的封装结构，其特征在于，该凸块环为锡铅合金。
3.根据权利要求1所述的射频识别卷标结合微组件的封装结构，其特征在于，该凸块环与该基板之间更具有一导电层。
4.根据权利要求3所述的射频识别卷标结合微组件的封装结构，其特征在于，该导电层的材料可选择为铜、铝、金以及银其中的一种。
5.根据权利要求3所述的射频识别卷标结合微组件的封装结构，其特征在于，该导电层与该基板之间更具有一缓冲层。
6.根据权利要求5所述的射频识别卷标结合微组件的封装结构，其特征在于，该缓冲层的材料可选择为铬以及钛其中的一种。
7.根据权利要求1所述的射频识别卷标结合微组件的封装结构，其特征在于，该凸块环与该微封盖之间更具有一导电层。
8.根据权利要求7所述的射频识别卷标结合微组件的封装结构，其特征在于，该导电层的材料可选择为铜、铝、金以及银其中的一种。
9.根据权利要求7所述的射频识别卷标结合微组件的封装结构，其特征在于，该导电层与该微封盖之间更具有一缓冲层。
10.根据权利要求9所述的射频识别卷标结合微组件的封装结构，其特征在于，该缓冲层的材料可选择为铬以及钛其中的一种。
11.根据权利要求1所述的射频识别卷标结合微组件的封装结构，其特征在于，该微封盖为一胶状玻璃。
12.一种射频识别卷标结合微组件的封装方法，其特征在于，包括有下列步骤步骤1，形成一凸块环于一基板上；步骤2，于该凸块环的区域内设置一射频识别卷标以及一微组件于该基上；步骤3，将具有一微凹槽与一微定位凹槽的微封盖覆盖于该基板上，使该凸块环容置于该微定位凹槽中，该微凹槽与该基板形成一腔室以容置该射频识别卷标以及该微组件；以及步骤4，加热该凸块环使其熔化以提供连接固定该微封盖以及该基板。
全文摘要
一种射频识别卷标结合微组件的封装结构，包括设置有一射频识别卷标以及一微组件的一基板；以及覆盖于该基板上而与该基板相连接的一微封盖，该微封盖具有一微凹槽以提供容置该射频识别卷标以及该微组件。借助该封装结构的设计可以增加封装结构抵抗严苛环境的能力进而增加射频识别标签所能运用的环境。此外，本发明更提供一种射频识别卷标结合微组件的封装方法，包括有下列步骤形成一凸块环于一基板上；于该凸块环的区域内设置一射频识别卷标以及一微组件于该基板上；将具有一微凹槽的一微封盖覆盖于该基板上使得该微凹槽与该基板形成一腔室以容置该射频识别卷标以及该微组件；以及加热该凸块环使其熔化以提供连接固定该微封盖以及该基板。
文档编号H01L21/50GK1936931SQ200510103399
公开日2007年3月28日 申请日期2005年9月20日 优先权日2005年9月20日
发明者粘金重, 吴志伟, 高国书, 蔡欣昀, 李忠恩 申请人:财团法人工业技术研究院