专利名称：具有可调栅极功函数的双金属cmos晶体管以及其制法的制作方法
技术领域：
本发明系关于半导体制造之领域，详而言之，尤指一种结合不同栅极金属之NMOS与PMOS器件制程。
背景技术：
在半导体工业中，制造具有匹配临界电压(matching thresholdvoltage)之N型金氧半导体(NMOS)与P型金属氧化物半导体(PMOS)器件是通常地需要的。在传统的半导体制程中，该NMOS与PMOS临界电压传统地被调整，其系通过信道植入与选择掺杂多晶硅栅极之结合。在调整PMOS器件之临界电压通常有效果，但在PMOS器件的效果较差。为了克服这些问题，双金属栅极互补金属氧化物半导体(CMOS，Complementary MOS)晶体管已经被提供，其系具有基于其功函数而选择的用以形成栅极之金属。
传统的金属栅极晶体管通常系通过干蚀刻金属或以多晶硅封头之金属来制造以形成栅极。干蚀刻金属是极端地挑战，因要确保金属干蚀刻适当地停在超薄之栅极介电质(如栅极氧化物)上是困难的。无法终止在栅极氧化物上之干蚀刻导致源极/汲极区域内硅的损失，故造成漏电流增加。
这些出现在形成金属栅极晶体管之问题在企图执行双金属栅极CMOS配置时会更严重。如上所述，该金属双金属栅极CMOS配置系需要以调整功函数与临界电压。然而，传统形成金属栅极晶体管之方式并非容易地适用以形成双金属栅极CMOS晶体管。已证明为了抑制驱动电流损失至多晶硅耗尽效能，提供全硅化物栅极是需要的。然而，在提供全硅化物栅极电极以抑制驱动电流时，导电型器件其中之一的功函数将不需要地被改变。举例来说，提供NMOS器件与PMOS器件之全硅化多晶硅栅极电极将运作以抑制驱动电流损失至多晶硅耗尽效能。然而，即使NMOS器件之栅极电极将具有需要的功函数，PMOS器件之栅极电极将具有不需要的功函数。此顾虑限制在半导体配置中NMOS与PMOS器件之全硅化栅极电极的可用性。
此外，全硅化栅极另有其它顾虑。这些顾虑包含硅化不均匀性与创造栅极氧化物介电质层不可靠之可能性。举例来说，过硅化将压迫栅极氧化物介电质材料以损害整体器件之可靠性。
发明内容
本发明提供一种具有可调栅极功函数之双金属CMOS配置，其不需使用全硅化栅极电极与其伴随的问题。
本发明之实施例提供一种具有可调栅极功函数之双金属CMOS配置以符合双金属CMOS配置与其它需要，其系具有一衬底与多个NMOS器件与多个PMOS器件。该多个NMOS器件具有栅极电极，其中各NMOS栅极电极包含衬底上的第一硅化物区与第一硅化物区上的第一金属区。NMOS栅极电极的第一硅化物区系由一具有硅导电带在+/-0.2V内的功函数的第一硅化物组成。该多个PMOS器件具有栅极电极，其中各PMOS栅极电极包含衬底上的第二硅化物区与第二硅化物区上的第二金属区。PMOS栅极电极的第二硅化物区系由一具有硅价带在+/-0.2V内的功函数的第二硅化物组成。
本发明提供一种形成双金属CMOS配置之方法也符合其它陈述上的需要，其步骤包含在栅极介电质上形成硅化物区以在NMOS器件区与在PMOS器件区内形成栅极电极。该等硅化物区被转换成NMOS器件区内的第一硅化物区与PMOS器件区内的第二硅化物区。第一硅化物区系由一具有硅导电带在+/-0.2V内的功函数的第一硅化物组成而第二硅化物区系由一具有硅价带在+/-0.2V内的功函数的第二硅化物组成。
通过结合接下来的详细说明与简图，本发明之前述与其它特征、观点与优点将变得更为明显。
通过参照所附之图标可更了解本发明上述之说明，图标中类似组件标有类似的参考符号，且其中图1系根据本发明于双金属CMOS晶体管制程期间之半导体晶圆之横剖面示意图；图2系图标根据本发明之特定实施例之图1在第一硅层上之蚀刻停止层形成后之结构；图3系图标根据本发明之实施例之图2的第二硅层沉积后之结构；图4系图标根据本发明之实施例之图3之硬屏蔽、微影与异向性的蚀刻之形成以形成硅堆栈后之结构；图5系图标根据本发明之实施例之图4在源极/汲极延伸区、侧壁间隔件与源极/汲极区形成后之结构；图6系图标根据本发明之实施例之图5介电质层之沉积与介电质层之平坦化以移除硬屏蔽后之结构；图7系图标根据本发明之实施例之图6之微影步骤以屏蔽该PMOS器件之结构；图8系图标根据本发明之实施例之图7之蚀刻NMOS器件硅堆栈上面部分后之结构；图9系图标根据本发明之实施例之图8在移除蚀刻停止层与沉积第一金属后之结构；图10系图标根据本发明之实施例图9在平坦化制程后之结构；图11系图标根据本发明之实施例图10之退火步骤以形成在NMOS器件内第一硅化物区后之结构；图12系图标根据本发明之实施例图11之微影步骤以屏蔽NMOS器件后之结构；图13系图标根据本发明之实施例之图12在完成蚀刻以移除PMOS器件内硅堆栈上面部分后之结构；图14系图标根据本发明之实施例之图13在移除PMOS器件内之蚀刻停止层与沉积第二金属后之结构；图15系图标根据本发明之实施例之图14在平坦化制程后之结构；图16系图标根据本发明之实施例之图15之退火步骤以形成第二硅化物区后之结构；图17系图标根据本发明在一制程期间之替代实施例；以及图18系图标根据本发明图17的第一与第二硅化物区形成后之替代实施例。
具体实施例方式
本发明提出并解决关于双金属CMOS晶体管形成之问题，详而言之，系关于包含全硅化栅极电极的硅化不均匀性与栅极氧化物可靠性之问题。在本发明之特定观点中提供具有栅极电极的多个NMOS器件与PMOS器件之双金属CMOS配置。各NMOS栅极电极包含衬底上的第一硅化物区与第一硅化物区上的第一金属区。NMOS栅极电极的第一硅化物区系由一具有硅导电带在+/-0.2V内的功函数的第一硅化物组成。各PMOS栅极电极包含衬底上的第二硅化物区与第二硅化物区上的第二金属区。PMOS栅极电极的第二硅化物区系由一具有硅价带在+/-0.2V内的功函数的第二硅化物组成。因此，各栅极电极仅部分地被硅化且该等硅化物区各别地以硅化物提供，其系可调以兼容于NMOS与PMOS型器件。在特定实施例中，功函数之调整以使用两种不同金属被达成，例如该等硅化物区以具有不同功函数之两个不同金属硅化物形成。在其它实施例中，硅化物厚度被精密地调整以达成特定硅化物相位，故影响硅化物的功函数于各别的NMOS与PMOS型器件。
图1系根据本发明之实施例于半导体制程期间之半导体晶圆之部分横剖面图。图1系图标一部分完成之半导体器件。举例来说，该器件包含一以硅形成之衬底10。该衬底10包含P型掺杂区12与N型掺杂区14。举例来说，该衬底10掺杂具有剂量大约1×1016至1×1021ion/cm2之N或P型掺杂物。
有一个浅沟隔离结构(STI)16在该器件水平面上，提供介于P型掺杂区与N型掺杂区之隔离区。可使用传统的浅沟隔离形成方法以创造浅沟隔离区16。
栅极介电质层18系形成于衬底10上。该栅极介电质层18可由例如栅极氧化物组成。本发明之特定实施例中，该栅极介电质层18超薄，可介于例如大约5至30埃(Angstrom)。此一薄栅极介电质层在金属干蚀刻制程期间很容易地敏感而受损，因此硅化物制程具有此项优点。然而，全硅化栅极形成制程可能使该栅极氧化物过载。
有第一硅层20形成于栅极介电质层18上。该第一硅层20可以传统方式沉积。在本发明之某些较佳实施例中，第一硅层相对薄，例如介于大约10至500埃( )。在某些尤其较佳实施例中，该第一硅层的厚度介于50至200埃。在某些其它特别的较佳实施例中，该第一硅层的厚度为小于大约50，较薄之栅极硅化物厚度解决关于那些全硅化栅极电极创造之问题，包含硅化不均匀性与栅极氧化物可靠性。
图2系图标图1跟随着在第一硅层20上之蚀刻停止层22形成之结构。举例来说，该蚀刻停止层22可为一例如氧化物层。举例来说，将蚀刻停止层22形成至非常薄(例如大约10埃)是需要的。任何可形成此一氧化物或其它蚀刻停止材料薄层之合适方法可被使用。举例来说，在600至1000度之氧化制程可被用以形成该蚀刻停止层22。
蚀刻停止层22形成之后，以传统方法在蚀刻停止层22上形成第二硅层24。该第二硅层24可介于例如大约700至2000埃，举例来说，而在特定实施例中大约为1000埃厚。
图4系图标图3在第二硅层24上沉积硬屏蔽层后，接着蚀刻步骤以形成硅堆栈26之结构。各硅堆栈26具有一形成在硅堆栈26的上面部份28上之硬屏蔽30。该蚀刻在各硅堆栈26内创造硅区32。该硬屏蔽30可为任何适合之材料，例如硅氮化物、硅氧化物等。传统各向异性的蚀刻技术，例如反应性离子蚀刻被使用以蚀刻下至栅极介电质层18。
硅堆栈26形成后，源极/汲极延伸植入制程被完成以创造源极/汲极延伸区34。传统屏蔽与掺杂技术以适当地掺杂合适掺杂量于各别地NMOS器件与PMOS器件来完成。源极/汲极延伸区34创造之后，以传统技术(例如沉积侧壁材料并蚀刻)在硅堆栈26之侧壁上创造侧壁间隔件36。随后形成侧壁间隔件36，在NMOS器件与PMOS器件内，使用适当的屏蔽与植入技术，以各别地创造源极/汲极区38。
如图6所示，介电质层40已被沉积与平坦化。该介电质层40可为任何传统上合适之介电质材料，例如低k介电质，氧化物等。该介电质层40可以任何合适之方法沉积，例如化学蒸气沉积(CVD)等。举例来说，在特定实施例中，该平坦化系以例如化学-机械研磨法。
如图7所示，接着上述之步骤后执行微影与屏蔽步骤，其中光阻42屏蔽PMOS器件46而曝光NMOS器件44。接着微影步骤，完成对氧化物极具选择性之多晶硅蚀刻制程，此步骤可以使用异向性的蚀刻，例如反应性离子蚀刻。合适的蚀刻剂包含例如氯、HBrO2或SF6。如图8所示，该硅堆栈26之上面部分28在该蚀刻制程被移除。该蚀刻可靠地停止在蚀刻停止层22上。此即可保护硅区32。
如图9所示，第一金属48被沉积至一厚度以确保完全填满蚀刻硅堆栈26之上面部分28留下之空间。然而，在沉积第一金属48之前，该蚀刻停止层22被移除。举例来说，当该蚀刻停止层22为氧化物时，缓冲氧化物蚀刻被完成以移除蚀刻停止层22。该蚀刻为一短暂时间湿蚀刻，例如不需损坏周围的侧壁间隔件36而移除很薄之蚀刻停止层22。因此在本发明之特定实施例中，第一金属48被沉积至至少1000埃的厚度以确保完全填满硅堆栈26之上面部分28先前占有之空间。
在较佳实施例中，第一金属48为金属或金属合金，其系与硅反应时形成一具有功函数接近硅导电带之硅化物。硅导电带界定为在+/-0.2V内。对NMOS器件44，钽为一合适之金属。然而，本发明并未以钽为限制，可包含任何其硅化物接近硅导电带之其它金属。
图10系图标图9以化学-机械研磨法完成移除多余第一金属48后之结构。该第一金属48被移除直至到达介电质层40。
接着金属化学-机械研磨法，例如使用快速热退火之退火制程以在各NMOS器件44内形成第一硅化物区50。依据用为第一金属48之金属或金属合金的类型，使用合适之温度范围。此制程条件为所属领域具有通常知识者所知悉。
图12至图16系图标一类似制程以在PMOS器件内创造第二硅化物区。因此，图12系微影步骤，其中NMOS器件44被屏蔽而PMOS器件46被曝光。如图13所示，一蚀刻制程移除各PMOS器件内硅堆栈26之上部28。
如图14所示，第二金属52被沉积在介电质层40上且在硅堆栈26之上面部分28留下之空间内。然而，第二金属52系由金属或金属合金组成，其形成一具有功函数接近硅价带之硅化物。换言之，硅化物的功函数系在+/-0.2V硅价带内。举例来说，可推荐的材料包含例如钌、铼或钴。在不脱离本发明范围之其它类型材料可被使用成第二金属52。然而，为了达成CMOS配置之所需双功函数，该材料应形成具有一功函数接近硅价带之硅化物。
如图16所示，适当退火制程被使用以在PMOS器件46内形成第二硅化物区54。依据形成第二金属52之金属，选择该退火制程合适之温度范围。
如图16所示，该NMOS器件具有第一硅化物区50，其系由具有一功函数在+/-0.2V硅价带内的第一硅化物组成。该CMOS配置亦拥有具备第二硅化物区之PMOS器件，其系由具有一功函数在+/-0.2V硅价带内的第二硅化物组成。在某些的实施例中，该NMOS器件44与PMOS器件46之栅极电极的功函数因此具可调性，其系通过使用不同种类金属或金属合金以形成金属硅化物。此可使栅极硅化物厚度在特定实施例中减少至50埃以下，而在其它实施例中介于50至100埃，因此可解决许多关于全硅化栅极之问题，例如硅化不均匀性与栅极氧化物可靠性。
图17与图18系图标本发明之替代实施例。在这些实施例中，该蚀刻停止层22未被使用。取代以在硅化前以受控湿或干蚀刻使硅堆栈26凹进以实际减少硅堆栈26之多晶硅厚度。如图17所示，将该PMOS器件46屏蔽而蚀刻NMOS器件。使用类似制程以在PMOS器件46内蚀刻硅堆栈26。然而在本发明之某些实施例中，将硅堆栈26存留硅的厚度小心地控制成所需厚度。薄多晶硅的厚度影响所形成之硅化物区之显现不同导电性之相。如此，可调整该器件的功函数。在此实施例中，可使用相同金属或不同金属以各别地形成第一硅化物区50与第二硅化物区54。此系因硅区的厚度将控制最后被形成之硅化物相。举例来说，某些类型器件可能设有具备较高电阻系数相之例如硅化钴(CoSi)等硅化物之栅极电极，而其它类型器件则可能设有具备较低电阻系数相之例如二硅化钴(CoSi2)之硅化物之栅极电极。在此技术领域具有通常知识者将设定退火参数，例如时间与温度，以形成第一硅化物区50与第二硅化物区54而拥有所需硅化物相位与功函数，如同在第一金属与第二金属内使用之硅区与金属厚度之函数。
上述实施例仅例示性说明本发明之原理及其功效，而非用于限制本发明。任何所属领域具有通常知识者均可在不违背本发明之精神及范畴下，对上述实施例进行修饰与改变。因此，本发明之权利保护范围，应如后述之申请专利范围所列。
权利要求
1.一种双金属互补金属氧化物半导体配置，包含一衬底(10)；具有栅极电极的多个N型金属氧化物半导体器件(44)，各N型金属氧化物半导体栅极电极包含在该衬底(10)上的第一硅化物区(50)与在第一硅化物区(50)上的第一金属区(48)，该N型金属氧化物半导体栅极电极的第一硅化物区(50)由具有硅导带在+/-0.2V内的功函数的第一硅化物组成；以及具有栅极电极的多个P型金属氧化物半导体器件，各P型金属氧化物半导体栅极电极包含在衬底(10)上的第二硅化物区(54)与在第二硅化物区(54)上的第二金属区(52)，该P型金属氧化物半导体栅极电极(54)的第二硅化物区由一具有硅价带在+/-0.2V内的功函数的第二硅化物组成。
2.如权利要求1所述的双金属互补金属氧化物半导体的配置，其中，该第一与第二硅化物区(50，54)的厚度为10至100埃，而第一与第二金属区(48，52)的厚度为900至1100埃。
3.如权利要求1所述的双金属互补金属氧化物半导体的配置，其中，该第一硅化物(50)为钽硅化物。
4.如权利要求3所述的双金属互补金属氧化物半导体的配置，其中，该第二硅化物(54)为钌硅化物、铼硅化物或钴硅化物其中一种。
5.如权利要求1所述的双金属互补金属氧化物半导体的配置，其中，该第二硅化物(54)为钌硅化物、铼硅化物或钴硅化物其中一种。
6.一种形成双金属互补金属氧化物半导体配置的方法，该方法包含在栅极介电质(18)上形成硅区(32)以在N型金属氧化物半导体器件区(44)与P型金属氧化物半导体器件区(46)内形成栅极电极；以及将该硅区(32)转变成N型金属氧化物半导体器件区(44)内的第一硅化物区(50)与P型金属氧化物半导体器件区(46)内的第二硅化物区(54)，该第一硅化物区(50)由一具有硅导带在+/-0.2V内的功函数的第一硅化物(50)组成，而第二硅化物区由一具有硅价带在+/-0.2V内的功函数的第二硅化物(54)组成。
7.如权利要求6所述的双金属互补金属氧化物半导体配置的方法，其中，该形成硅区的步骤(50，54)包含在栅极介电质层(18)上沉积硅(20)；蚀刻硅(20)以形成硅堆栈(26)；在栅极介电质层(18)上沉积介电质层(40)；部分蚀刻硅堆栈以仅移除硅堆栈(26)的上面部分(28)而形成硅区(32)。
8.如权利要求7所述的双金属互补金属氧化物半导体配置的方法，其中，该部分蚀刻步骤是在蚀刻步骤内硅堆栈(26)的受控时间蚀刻步骤，该沉积硅(20)步骤包含在栅极介电质层(18)上沉积第一硅层(20)；在第一硅层(20)上形成蚀刻停止层(22)；以及在该蚀刻停止层(22)上形成第二硅层(28)；而该部分蚀刻步骤包含蚀刻该第二硅层(28)并停止于该蚀刻停止层(22)；以及移除该蚀刻停止层(22)。
9.如权利要求6所述的双金属互补金属氧化物半导体配置的方法，其中，还包含通过控制第一与第二硅化物区(50，54)的相位以控制第一与第二硅化物区(50，54)的功函数。
10.如权利要求7所述的双金属互补金属氧化物半导体配置的方法，其中，还包含在该N型金属氧化物半导体器件区(44)内的该硅区(32)上沉积第一金属(48)或金属合金，以及在该P型金属氧化物半导体器件(46)内的该硅区(32)上沉积第二金属(52)或金属合金，退火以在该N型金属氧化物半导体器件区(44)内使第一金属(48)或金属合金与该硅区(32)反应以形成该第一硅化物区(50)，以及在该P型金属氧化物半导体器件区(46)内使第二金属或金属合金(52)与硅区(32)反应以形成该第二硅化物区(54)。
全文摘要
本发明提供一种双金属CMOS之配置以及其制法，系提供一衬底(10)以及在衬底(10)上形成之多个NMOS器件(44)与PMOS器件(46)。各多个NMOS器件(44)与PMOS器件(46)具有栅极电极。各NMOS栅极电极包含衬底(10)上的第一硅化物区(50)与第一硅化物区(50)上的第一金属区(48)。该NMOS栅极电极的第一硅化物区(50)系由一个具有接近硅导电带的功函数的第一硅化物(50)组成。各PMOS栅极电极包含衬底上的第二硅化物区(54)与第二硅化物区(54)上的第二金属区(52)。该PMOS栅极电极的第二硅化物区(54)系由一个具有接近硅价带的功函数的第二硅化物(54)组成。
文档编号H01L21/70GK1947243SQ200580013182
公开日2007年4月11日 申请日期2005年4月19日 优先权日2004年4月28日
发明者J·潘, 林明仁 申请人:先进微装置公司