专利名称：具有增强应力状态的器件及相关方法
技术领域：
本发明一般涉及半导体器件，更具体地，涉及具有PFET和双重刻蚀停止衬垫(liner)的器件及这种器件的制造方法，其中所述双重刻蚀停止衬垫向PFET提供增强的应力状态。
背景技术：
在制造半导体器件时，可使用氮化硅(Si3Ni4)衬垫在晶体管沟道中引发应力，从而调节载流子迁移率。所引发的应力取决于氮化硅衬垫本身的应力状态和相关的这部分硅沟道的相对位置。例如，拉伸氮化硅衬垫将在其自身下面产生相对的应力并在与其自身横向相邻的区域中产生相同应力。也就是说，拉伸氮化硅衬垫将在自身下面产生压缩应力而在与该硅层横向相邻的区域中产生拉伸应力。
图1-3示出硅层130中的拉伸应力和压缩应力的产生。参见图1，拉伸氮化硅衬垫160已经被叠置在器件100的硅层130上。拉伸氮化硅衬垫160在自身下面的一部分硅层130中引发压缩应力162，同时还在横向相邻的一部分硅层130中产生拉伸应力164。类似地，图2示出在器件100的硅层130顶部的压缩氮化硅衬垫170。压缩氮化硅衬垫170在自身下面的一部分硅层130中引发拉伸应力174，同时在横向相邻的一部分硅层130中产生压缩应力172。
参见图3，其中示出的器件100具有邻接的拉伸氮化硅衬垫160和压缩氮化硅衬垫170，这导致在衬垫下面产生增强的压缩和拉伸应力。也就是说，在拉伸氮化硅衬垫160在其自身下面产生其自己的压缩应力162的同时，如图1所示，邻接的压缩氮化硅衬垫170也在一部分拉伸氮化硅衬垫160下面产生压缩应力172，如图2所示。类似地，在压缩氮化硅衬垫170在其自身下面产生其自己的拉伸应力174的同时，如图2所示，邻接的拉伸氮化硅衬垫160也在一部分压缩氮化硅衬垫160下面产生拉伸应力164。如图3所示，由这样设置的氮化硅衬垫产生的压缩应力162、172和拉伸应力164、174总体上大于衬垫160、170不邻接时产生的应力。
这种应力增加例如可用于改进半导体器件、特别是场效应晶体管(FET)的某些元件的功能。图4示出分别沿着它们的纵向(长度方向)轴L和横向(宽度方向)轴W的n沟道FET(NFET)240和p沟道FET(PFET)250的优选应力状态。每个FET 250分别包括源极242、252、栅极244、254和漏极246、256。当NFET 240经受沿着其纵轴L和横轴W的拉伸应力T时，改进了NFET 240的功能。另一方面，当PFET 250经受在与其纵轴L平行的方向的压缩应力C和在与其横轴W平行的方向的拉伸应力T时，改进了PFET 250的功能。这种改进的功能例如包括改进的电子传输和改进的空穴传输。
通过增加沿着FET的纵轴的拉伸应力，本领域公知器件改进了FET功能。然而，如图4所示，通过增加沿着FET的横向轴的拉伸应力也可以改进FET功能。因此，需要一种由于增加的横应力而具有改进的FET功能的器件以及制造这种器件的方法。
发明内容
本发明提供一种具有双重氮化物衬垫的半导体器件及这种器件的制造方法，其中该衬垫为至少一个FET提供增加的横向应力状态。本发明的第一方面提供一种用于制造半导体器件的方法，包括以下步骤向该器件施加第一氮化硅衬垫，和施加与第一氮化硅衬垫相邻的第二氮化硅衬垫，其中第一和第二氮化硅衬垫中的至少一个在第一和第二氮化硅衬垫的至少一个下面的硅沟道中引发横向应力。
本发明的第二方面提供一种半导体器件，其包括第一氮化硅衬垫、与第一氮化硅衬垫横向相邻的第二氮化硅衬垫，以及位于一部分第二氮化硅衬垫下面的硅沟道，其中第一氮化硅衬垫在第二氮化硅衬垫下面的一部分硅沟道中引发横向应力。
本发明的第三方面提供一种半导体器件，其包括第一氮化硅衬垫、p沟道场效应晶体管、基本上位于p沟道场效应晶体管顶部的第二氮化硅衬垫、以及基本上位于p沟道场效应晶体管的下面的硅沟道，其中第一氮化硅衬垫在硅沟道中引发基本上垂直于p沟道场效应晶体管的源-漏轴的应力。
本发明的第四方面提供一种半导体器件，其包括第一氮化硅衬垫、第二氮化硅衬垫、p沟道场效应晶体管、基本上位于p沟道场效应晶体管顶部的第三氮化硅衬垫、以及基本上位于p沟道场效应晶体管下面的硅沟道，其中第一和第二氮化硅衬垫中的每一个在硅沟道中引发基本上垂直于p沟道场效应晶体管的源-漏轴的应力。
通过下面对本发明实施例的更具体的说明使本发明的前述和其它特征更清楚。
下面参照附图详细介绍本发明的实施例，其中相似的标记表示相似的元件，附图中图1-3表示现有技术中由叠置的拉伸和压缩氮化硅衬垫在硅化物层中引发的应力。
图4表示用于改进NFET和PFET的性能的优选应力状态。
图5表示本发明的半导体器件的顶视图。
图6表示本发明的半导体器件的剖面图。
具体实施例方式
现在参见图5，示出的器件300包括在压缩氮化硅衬垫370下面的PFET 350(部分剖视所示的，并包括源极352、栅极354和漏极356)，其沿着它的每个纵向边缘375、377以拉伸氮化硅衬垫360为边界。拉伸氮化硅衬垫360和压缩氮化硅衬垫370的邻接在压缩氮化硅衬垫370的下面引发平行于横向轴W的拉伸应力T。也就是说，引发垂直于PFET 350的“源-漏”轴的拉伸应力T。
图6表示图5的器件300的沿着横向轴W的剖面图，展示硅化物层335a、335b、浅沟槽隔离320、和掩埋二氧化硅(BOX)310。硅化物层335a、335b可以是本领域已知的任何材料，例如包括硅化钴(CoSi2)、硅化钛(TiSi2)、硅化钼(MoSi2)、硅化钨(WSi2)、硅化镍(NixSiy)、硅化钽(TaSi2)等。如上所述，拉伸氮化硅衬垫360在压缩氮化硅衬垫370下面的一部分硅沟道330中引发横向拉伸应力364。
此外，压缩氮化硅衬垫370在相同的硅沟道330部分中产生其自己的拉伸应力374，从而产生增加的拉伸应力的区域。即，拉伸应力364、374是相加的，从而产生比应力364或应力374都大的组合拉伸应力。如上所述，增加的拉伸应力改进了PFET的功能，例如，包括改进了的电子传输和改进了的空穴传输。
尽管示出的图5-6的器件具有由拉伸氮化硅衬垫360沿着两个纵向边缘375、377邻接的压缩氮化硅衬垫370，应该理解的是，拉伸氮化硅衬垫360可以只与压缩氮化硅衬垫370的一个纵向边缘邻接。
本发明还包括制造具有增强应力状态的半导体器件的方法。例如，如图6所示，这种器件300可以通过以下步骤来制造向器件300施加第一氮化硅衬垫360，然后施加与第一氮化硅衬垫360相邻的第二氮化硅衬垫370，其中第一和第二氮化硅衬垫360、370中的至少一个在第一和第二氮化硅衬垫360、370的至少一个下面的硅沟道330中引发横向应力。
在另一实施例中，第一和第二氮化硅衬垫360、370可具有不同的应力状态。例如，第一氮化硅衬垫360可以是拉伸氮化硅衬垫，而第二氮化硅衬垫370可以是压缩氮化硅衬垫。在这样的实施例中，拉伸第一氮化硅衬垫360将在第二氮化硅衬垫370下面的硅沟道330中引发横向拉伸应力，同时在其自身下面引发压缩应力。类似地，压缩第二氮化硅衬垫370将在第一氮化硅衬垫360下面的硅沟道330中引发拉伸应力，同时在其自身下面引发拉伸应力。如上所述，在氮化硅衬垫370与FET350重叠的地方，这种拉伸横向应力可以改进FET 350的功能，如电子传输和空穴传输。
前面已经结合其具体实施例介绍了本发明，显然本领域技术人员可以做出很多替换、修改和改变。因此，如上所述的本发明实施例只是说明性的，而非限制性的。在不脱离由所附权利要求书限定的本发明的精神和范围的情况下可以进行各种改变。
权利要求
1.一种用于制造半导体器件的方法，包括以下步骤向该器件施加第一氮化硅衬垫；和施加与第一氮化硅衬垫相邻的第二氮化硅衬垫，其中第一和第二氮化硅衬垫中的至少一个在第一和第二氮化硅衬垫中的至少一个下面的硅沟道中引发横向应力。
2.根据权利要求1所述的方法，其中第一氮化硅衬垫是拉伸氮化硅。
3.根据权利要求1所述的方法，其中第二氮化硅衬垫是压缩氮化硅。
4.根据权利要求1所述的方法，其中所述引发的横向应力是拉伸应力。
5.根据权利要求1所述的方法，其中每个氮化硅衬垫在硅沟道中引发横向应力。
6.根据权利要求5所述的方法，其中所述应力是相加的。
7.根据权利要求1所述的方法，其中所述引发的横向应力改进了第二氮化硅衬垫下面的p沟道场效应晶体管的功能。
8.根据权利要求7所述的方法，其中所述功能是电子传输和空穴传输中的一种。
9.一种半导体器件，包括第一氮化硅衬垫；与第一氮化硅衬垫横向相邻的第二氮化硅衬垫；和在一部分第二氮化硅衬垫下面的硅沟道；其中第一氮化硅衬垫在第二氮化硅衬垫下面的一部分硅沟道中引发横向应力。
10.根据权利要求9所述的器件，其中第一氮化硅衬垫是拉伸氮化硅。
11.根据权利要求9所述的器件，其中第二氮化硅衬垫是压缩氮化硅。
12.根据权利要求9所述的器件，其中所述引发的横向应力在第二氮化硅衬垫下面是拉伸应力，在第一氮化硅衬垫下面是压缩应力。
13.根据权利要求9所述的器件，其中第二氮化硅衬垫在第二氮化硅衬垫下面的一部分硅沟道中引发应力。
14.根据权利要求13所述的器件，其中由第一和第二氮化硅衬垫引发的应力是相加的。
15.根据权利要求9所述的器件，其中所述引发的应力改进了第二氮化硅衬垫下面的p沟道场效应晶体管的功能。
16.根据权利要求15所述的器件，其中所述功能是电子传输和空穴传输中的至少一种。
17.一种半导体器件，包括第一氮化硅衬垫；p沟道场效应晶体管；基本上位于p沟道场效应晶体管顶部的第二氮化硅衬垫；以及基本上位于p沟道场效应晶体管下面的硅沟道，其中第一氮化硅衬垫在硅沟道中引发基本上垂直于p沟道场效应晶体管的源极4漏极轴的应力。
18.根据权利要求17所述的器件，其中第一氮化硅衬垫是拉伸氮化硅。
19.根据权利要求17所述的器件，其中第二氮化硅衬垫是压缩氮化硅。
20.根据权利要求17所述的器件，其中所述引发的应力是拉伸应力。
21.根据权利要求17所述的器件，其中第二氮化硅衬垫在第二氮化硅衬垫下面的一部分硅沟道中引发应力。
22.根据权利要求21所述的器件，其中由第一和第二氮化硅衬垫引发的应力是相加的。
23.根据权利要求17所述的器件，其中所述引发的应力改进了p沟道场效应晶体管的功能。
24.根据权利要求23所述的器件，其中所述功能是电子传输和空穴传输中的至少一种。
25.一种半导体器件，包括第一氮化硅衬垫；第二氮化硅衬垫；p沟道场效应晶体管；基本上位于p沟道场效应晶体管顶部的第三氮化硅衬垫；和基本上位于p沟道场效应晶体管下面的硅沟道，其中第一和第二氮化硅衬垫中的每一个在硅沟道中引发基本上垂直于p沟道场效应晶体管的源-漏轴的应力。
26.根据权利要求25所述的器件，其中第一和第二氮化硅衬垫中的每一个都是拉伸氮化硅。
27.根据权利要求25所述的器件，其中第三氮化硅衬垫是压缩氮化硅。
28.根据权利要求25所述的器件，其中所述引发的应力是拉伸应力。
29.根据权利要求25所述的器件，其中第三氮化硅衬垫在第三氮化硅衬垫下面的一部分硅沟道中引发应力。
30.根据权利要求25所述的器件，其中所述引发的应力改进了p沟道场效应晶体管的功能。
全文摘要
本发明提供一种具有双重氮化物衬垫的半导体器件和用于制造这种器件的方法，所述衬垫为至少一个FET(300)提供增加的横向应力状态。本发明的第一方面提供一种用于制造半导体器件的方法，包括以下步骤向该器件施加第一氮化硅衬垫(360)和施加与第一氮化硅衬垫相邻的第二氮化硅衬垫(370)，其中第一和第二氮化硅衬垫中的至少一个在第一和第二氮化硅衬垫中的至少一个的下面的硅沟道(330)中引发横向应力。
文档编号H01L23/58GK101073147SQ200580042295
公开日2007年11月14日 申请日期2005年12月8日 优先权日2004年12月10日
发明者杜雷塞蒂·齐德姆巴劳, 李瑛 , 拉齐夫·马利克, 施里施·纳拉西姆哈, 杨海宁, 朱慧珑 申请人:国际商业机器公司