专利名称：场效应晶体管的制作方法
技术领域：
本发明主要涉及采用适用于800MHz以上高频波段的化合物半导体的场效应晶体管。
背景技术：
采用化合物半导体的场效应晶体管主要用于高速大容量无线通信系统等的收发部件，用来放大800MHz以上的高频信号或用于开关。而作为高频放大器所要求的重要特性，有高输出特性，但是，为了在高频波段实现高输出，增大最大漏极电流和高耐压化是有效的。
一般，若想增大最大漏极电流，就要增加搀杂浓度，但耐压降低。这样，增大最大漏极电流和高耐压化是一种折衷的关系，因此人们试图通过在晶体管结构上下工夫，使两者同时提高。
作为一个示例，为了高耐压化，广泛采用增大与栅极形成肖特基结的半导体层(以下称为栅极接触层)的带隙能，增大金属与半导体界面的势垒的方法。为了用3～5族化合物半导体增大带隙能量，往往添加铝(以下称为「Al」)。例如，若为以砷化镓(以下称为「GaAs」)为主要材料的半导体层，则为了不用Al组成而与GaAs晶格匹配，广泛利用AlGaAs层。
此外，近年来，即使在考虑有可能高耐压化且高输出化，正在推进开发的以氮化镓(以下称为「GaN」)为主要材料的半导体层上，AlGaN层往往也用作栅极接触层。
但是，利用AlGaAs和AlGaN作为栅极接触层时的问题是，由于表面耗尽层伸展，使最大漏极电流下降。一般，化合物半导体表面往往与保护绝缘膜形成界面，但是尽管如此，由于存在许多缺陷能级，费米能级的钉扎效应和通过能级的电荷捕获/释放的过渡响应现象，使在直流或1MHz以上的频率范围，表面耗尽层伸展，最大漏极电流受表面的影响而降低。
在GaAs系的晶体管中，即使在GaAs中，表面能级密度与硅相比变为10～100倍，但是在AlGaAs中，即使在体内，DX中心等的缺陷能级大，而且由于在表面上Al容易氧化，即使与GaAs的表面相比，捕获的电子密度变得非常大，表面耗尽层伸展，使最大漏极电流降低。这个现象即使在GaN系的晶体管中考虑也一样。
因此，人们提出不露出AlGaAs层和AlGaN层的结构，作为一个示例，有掩埋栅极结构的场效应晶体管。这种掩埋栅极结构的场效应晶体管，在GaAs基片上用GaAs形成的缓冲层，在该缓冲层上由GaAs形成沟道层。在沟道层上形成由AlGaAs形成的栅极接触层，在该栅极接触层上形成肖特基结的栅极电极。由n-GaAs形成的欧姆接触用的覆盖层和栅极接触层之间设有由GaAs形成的掩埋层。栅极掩埋在它的掩埋层里，与栅极接触层形成肖特基结。通常，为了减小欧姆区的电阻，掩埋层和栅极接触层是n型搀杂层。采用该掩埋栅极结构，可以增大最大漏极电流(例如，参照专利文献1，专利文献2)。
专利文献1特开2001-185558号公报专利文献2特开平11-251575号公报发明内容这里，分别准备栅极接触层露出的传统结构和掩埋栅极结构的晶体管，评价栅极-漏极两端子的耐压特性。施加在栅极-漏极之间的电压Vgd设置为1V、10V、20V时，传统结构的栅极漏电流Igd(A/mm)是-3×10-8、-1.5×10-6、-2×10-2。对此，掩埋栅极结构的栅极漏电流Igd(A/mm)，为-1.5×10-8、-5×10-4和-7×10-2。此外，击穿电压值在传统结构为21V，在掩埋栅极结构为31V。这样，掩埋栅极结构在晶体管的击穿电压方面，比栅极不掩埋的结构高，但是晶体管通常工作时，亦即栅极-漏极之间施加的电压为10V、20V时，有栅极漏电流增大的问题。这考虑原因是栅极金属侧壁与掩埋层接触，使漏电路径增大。这样，若栅极漏电流大，则在高频工作时，有栅极电流大量流动，发生栅极电压降的问题。
此外，若测量掩埋层厚度变化时的耐压漏电特性(Igd＝0.1mA/mm的Vdg值)及漏极电流(Vd＝2V)，则栅极漏电流对掩埋层厚度有强烈的依赖关系，掩埋层厚度越薄，漏电流越小。但若掩埋层厚度薄，则表面与流过漏极电流的沟道层之间的距离缩短，受表面耗尽层的影响，最大漏极电流下降。这样，在人们以前提出的掩埋栅极结构中，难以同时增大最大漏极电流和提高耐压。
本发明的目的是，提供一种在采用对增大最大漏极电流有效的掩埋栅极结构的同时，高耐压、高输出的场效应晶体管。
本发明的场效应晶体管，其特征在于，该场效应晶体管至少具有沟道层，在半绝缘基片上用包含不含铝的3～5族化合物半导体的外延层形成；栅极接触层，在该沟道层上用含有含铝的带隙能大的3～5族化合物半导体的搀杂浓度为1×1016cm'-3以下的外延层形成；栅极掩埋层，在该栅极接触层上用含有不含铝的3～5族化合物半导体的、搀杂浓度为1×1016cm-3以下的外延层形成；栅极电极，掩埋在该栅极掩埋层内与该栅极接触层形成结，在该场效应晶体管中，设置使上述栅极掩埋层围绕该栅极电极的侧壁，残留不露出该栅极接触层的厚度的凹槽。
本发明的场效应晶体管的效果是，只有掩埋在栅极掩埋层内的栅极电极的侧壁下部连接到栅极掩埋层，因此在抑制栅极漏电流的同时，只有凹槽的宽度的栅极掩埋层的表面能级影响最大漏极电流，因此可以抑制最大漏极电流的降低。
此外，栅极掩埋层及栅极接触层是不搀杂的，搀杂浓度在1×1016cm-3以下，因此漏电路径小，可抑制栅极漏电流。
图1是本发明实施例1场效应晶体管的截面图；图2是图1的栅极电极附近的放大截面图；图3是本发明实施例2场效应晶体管的截面图；图4是本发明实施例3场效应晶体管的截面图。
符号说明1，1B，1C场效应晶体管， 2半绝缘GaAs基片，3 缓冲层， 4，4B沟道层5 栅极接触层， 6 栅极掩埋层，7a，7b 覆盖层 8 源极电极9漏极电极10栅极电极11钝化层21通孔22(凹槽的)底部 23凹槽24a(栅极电极的)侧壁下部24b(栅极电极的)侧壁上部26凹槽区掩埋层厚 27凹槽宽度30，30B注入退火区40a，40b电子供应层具体实施方式
实施例1图1是本发明实施例1场效应晶体管的截面图。图2是栅极电极附近的放大截面图。
本发明的化合物半导体是3～5族化合物半导体，除GaAs、GaN以外，磷化镓(GaP)、锡化镓(GaSb)、氮化铟(InN)、磷化铟(InP)等也可以用作化合物半导体。此外，作为半绝缘基片可以采用由GaAs和InP组成的基片。
在以下的说明中，以GaAs作为3～5族化合物半导体的示例进行说明。
本发明的实施例1的场效应晶体管，如图1所示，具有缓冲层3，由在作为半绝缘基片的半绝缘GaAs基片2上生长的不搀杂的GaAs的外延层组成；沟道层4，由在该缓冲层3上生长的不搀杂GaAs外延层组成；栅极接触层5，由在该沟道层4上生长的不搀杂AlGaAs的外延层组成；和栅极掩埋层6，由在该栅极接触层5上生长的不搀杂GaAs外延层组成。
该不搀杂的AlGaAs外延层是n型搀杂剂的搀杂浓度在1×1016cm-3以下的本征半导体。
该不搀杂GaAs外延层是n型搀杂剂搀杂浓度在1×1016cm-3以下的本征半导体。
此外，该实施例1的场效应晶体管1具有覆盖层7a、7b，在栅极掩埋层6上生长后图案化，隔开规定的距离，由n+型GaAs外延层组成；源极电极8，在一个覆盖层7a上形成；漏极电极9，在另一个覆盖层7b上形成；栅极电极10，在栅极掩埋层6中部分掩埋，控制流过源极电极8和漏极电极9之间的沟道层4的电流；钝化层11，覆盖除源极电极8和漏极电极9以外露出的表面。
在该栅极掩埋层6中，如图2所示，设置露出栅极接触层5底面的通孔21，和内含该通孔21且比通孔21截面大并具有栅极掩埋层6的一部分介于与栅极接触层5之间的底部22的凹槽23。
该栅极电极10的底面连接到栅极接触层5，侧壁下部24a连接到通孔21的内壁，侧壁上部24b与凹槽23内壁通过之间的间隙相对。
另外，连接到栅极电极10的侧壁下部24a的栅极掩埋层6的厚度，以下称为「凹槽区掩埋层厚」26。此外，栅极电极10的侧壁上部24b与凹槽23的内壁相对置之间的间隙在下文中称为凹槽宽度27。
在该实施例1的场效应晶体管1中，凹槽区域掩埋层厚26超过0nm，在50nm以下，凹槽宽度27超过0μm，在0.5μm以下。
接着，说明凹槽区域掩埋层厚26的适当范围。
正如在上述段落0008说明的那样，栅极漏电流对掩埋层厚度有强烈的依赖性，掩埋层厚度越薄，栅极漏电流越小。例如，掩埋层厚为20nm、40nm、50nm、100nm的掩埋层时，栅极漏电流Igd变为0.1mA/mm的漏极-栅极间电压Vdg分别为22V、13V、10V、6V。然后，即使漏极-栅极间电压Vdg最低，也必须是工作电压5V的倍数，因此漏极-栅极间电压10V时栅极漏电流Igd变为0.1mA/mm以下的掩埋层厚最好在50nm以下。然后，凹槽区域掩埋层厚26也一样，因此凹槽区域掩埋层厚26最好在50nm以下。
此外，若凹槽区域掩埋层厚26设为0nm，露出栅极接触层5，则由于在AIGaAs表面上Al容易氧化，捕获电子密度显著增大，表面耗尽层伸展，引起最大漏极电流下降，因此考虑凹槽区域掩埋层厚26的工艺余量，采取不露出AlGaAs的程度的厚度，亦即最好超过10nm。
接着，说明凹槽宽度27的适当范围。
除凹槽宽度27为0.4μm、0.5μm、0.6μm、1.0μm的凹槽23以外，制作和实施例1的场效应晶体管1一样的示例1、示例2、示例3的场效应晶体管，评价脉冲漏极电流特性。脉冲漏极电流特性是在栅极电极10上施加频率1MHz的栅极电压，在源极电极8和漏极电极9之间施加2V的源极-漏极电压，测定脉冲漏极电流，而且，在栅极电极10上施加DC的栅极电压，在源极电极8和漏极电极9之间施加2V的源极-漏极电压，测定DC漏极电流，并比较脉冲漏极电流最大值和DC漏极电流值所得到的百分率。
然后，脉冲漏极电流特性在凹槽宽度27为0.4μm、0.5μm、0.6μm、1.0μm时，分别为86％、80％、73％和65％。这样，若增大凹槽宽度27，则脉冲漏极电流特性下降。原因是脉冲漏极电流特性受表面能级高低的影响比DC的情况大，凹槽宽度27越大，表面能级越高。而通常脉冲漏极电流特性必须在80％以上，因此凹槽宽度27最好在0.5μm以下。
此外，由于凹槽23的内壁不连接栅极电极10的侧壁，所以必须超过0μm。
此外，在用作在K波段以上的高频波段下工作的高输出放大器的化合物半导体场效应晶体管中，从栅极电极10到漏极电极9侧的覆盖层7b的最短距离为0.5μm左右，但是即使在这样的场效应晶体管中也可以设置凹槽23。
除该实施例1的场效应晶体管1以及n型搀杂剂的搀杂浓度为5×1016cm-3的栅极掩埋层6以外，制作实施例1的场效应晶体管相同的比较示例1的场效应晶体管，测量耐压漏电特性。
耐压漏电特性在流过栅极电极10和漏极电极9之间的栅极漏电流Igd为0.1mA/mm时，测量漏极电极9和栅极电极10之间施加的漏极-栅极间电压Vdg来确认。
在该实施例1的场效应晶体管1中，栅极漏电流Igd为0.1mnA/mm时的漏极-栅极间电压Vdg为28V，在比较示例1的场效应晶体管上，栅极漏电流Igd为0.1mA/mm时的漏极-栅极间电压Vdg为10V。这样，实施例1的场效应晶体管1大大抑制了栅极漏电流。栅极掩埋层6以及栅极接触层5的n型搀杂剂的搀杂浓度为1×1016cm-3以下，连接到栅极电极10的栅极掩埋层6以及栅极接触层5的区域容易耗尽，反向泄漏路径减小，因此能抑制从栅极电极10流向漏极电极9的栅极漏电流。
这样的场效应晶体管1，只有掩埋在栅极掩埋层6中的栅极电极10的侧壁下部24a才连接到栅极掩埋层6，因此在抑制栅极漏电流的同时，只有凹槽宽度27的栅极掩埋层6的表面能级影响最大漏极电流，因此可以抑制最大漏极电流的下降。
此外，栅极掩埋层6以及栅极接触层5是未搀杂的，搀杂浓度在1×1016cm-3以下，因此漏电路径小，可以抑制栅极漏电流。
实施例2图3是本发明实施例2的场效应晶体管的截面图。
本发明实施例2的场效应晶体管1B，在实施例1的栅极掩埋层6、栅极接触层5以及沟道层4的一部分上形成注入退火区30并省略覆盖层7a、7b方面不同，除此以外都相同，因此在相同的部分标以相同的符号，说明从略。
该实施例2的场效应晶体管1B，如图3所示，在其上形成源极电极8以及漏极电极9的栅极掩埋层6的区域6a、6b以及与其栅极掩埋层6的区域6a、6b重叠的栅极接触层5以及沟道层4的区域上形成注入退火区30。
该注入退火区30注入硅作为n型搀杂剂，进行活化退火，使源极电极8和漏极电极9形成欧姆连接。
这样，在其上形成源极电极8以及漏极电极9的栅极掩埋层6的区域6a、6b注入硅，其后进行活性退火，使源极电极8和沟道层4以及漏极电极9和沟道层4之间形成欧姆连接，因此电阻值不增加，反而可能减小。特别是，可以防止招致增益下降的源极电阻增大。
此外在栅极接触层5上也设置注入退火区30，因此可防止电阻值增加。
这样，栅极掩埋层6由未搀杂的GaAs外延层构成，而栅极接触层5由未搀杂的AlGaAs外延层构成，因此可以在得到抑制栅极漏电流的效果的同时，还可以防止电阻值增大。
另外，作为n型搀杂剂不限于硅。
此外，在栅极掩埋层中设置注入退火区30，但可以省略覆盖层7a、7b，因此可以省略外延层形成过程，可以降低成本。
另外，增加注入欧姆层形成过程，但是反而可以省略覆盖层7a、7b部分的蚀刻工序，因此晶圆片加工工序数几乎不变。
一般，在凹槽角容易发生电场集中，在发生电场集中的区域容易聚集水分等极化分子和离子，因此容易发生反应、腐蚀。此外，若角形区域搀杂率高，则有大量反应用的电子，而且，由于容易发生电场集中，与不搀杂的情况相比，可促进反应。
因此，像实施例2那样，具有凹槽角形状的部分只是在栅极掩埋层6内的不搀杂区域，因此可改善表面耐湿性。
实施例3图4是本发明实施例3的场效应晶体管的截面图。
本发明实施例3的场效应晶体管1C，在实施例2的场效应晶体管1B上增加了电子供应层40a、40b以及沟道层4B的组成方面不同，除此以外都相同，因此同样的部分标以相同的符号，说明从略。
该实施例3的场效应晶体管1C，如图4所示，是高电子迁移率场效应晶体管(High Electron Mobility field-effect TransistorHEMT)，沟道层4B，由传导电子移动的不搀杂InGaAs外延层组成。此外，该实施例3的场效应晶体管1C，增加了在空间上与沟道层4B分离的生成传导电子的电子供应层40a、40b。该电子供应层40a、40b，通过搀杂搀杂剂形成。
然后，该实施例3的注入退火区30B，通过注入硅并用快速热退火等高速退火技术进行活化退火而形成。另外，注入退火区也适用于实施例1或2的场效应晶体管。
这样，采用高速退火技术，形成注入退火区30B，因此与实施例2的场效应晶体管1B相比，用更薄的外延层淀积，在搀杂剂的活化退火时，在外延层本身变化的高电子迁移率场效应晶体管上，也可以形成注入退火区30B。
权利要求
1.一种场效应晶体管，设有沟道层，在半绝缘基片上用含有不含铝的3～5族化合物半导体的外延层形成；栅极接触层，在该沟道层上用含有含铝的带隙能大的3～5族化合物半导体的搀杂浓度在1×1016cm-3以下的外延层形成；栅极掩埋层，在该栅极接触层上用含有不含铝的3～5族化合物半导体的搀杂浓度在1×1016cm-3以下的外延层形成；和栅极电极，掩埋在该栅极掩埋层中，与该栅极接触层连接，其特征在于，在上述栅极掩埋层内设有凹槽，其通过间隙与该栅极电极的侧壁上部相对，并留出与该栅极电极侧壁下部连接的上述栅极掩埋层的一部分。
2.权利要求1记载的场效应晶体管，其特征在于，上述凹槽和上述栅极接触层之间的上述栅极掩埋层的膜厚超过0nm，在50nm以下，而且，不设置上述凹槽的上述栅极掩埋层的膜厚在50nm以上。
3.权利要求1或2所述的场效应晶体管，其特征在于，与上述栅极掩埋层的外延界面平行的方向上的上述凹槽宽度超过0μm，在0.5μm以下。
4.权利要求1或2所述的场效应晶体管，其特征在于，具有连接除上述栅极掩埋层的上述栅极电极以及上述凹槽以外的区域的源极电极和漏极电极，重叠在上述沟道层、上述栅极接触层以及上述栅极掩埋层的上述源极电极以及上述漏极电极上的区域，是注入作为施主而贡献的原子的n型半导体层。
5.权利要求4所述的场效应晶体管，其特征在于，上述沟道层是高电子迁移率的场效应晶体管用的外延层。
全文摘要
提供一种在采用对增大最大漏极电流有效的掩埋栅极构造的同时提高耐压的高输出的场效应晶体管。该场效应晶体管至少具有在半绝缘基片上用不含铝的3～5族化合物半导体形成的沟道层；在其上用搀杂浓度在1×10
文档编号H01L29/812GK101079442SQ20061006366
公开日2007年11月28日 申请日期2006年12月29日 优先权日2006年5月22日
发明者天清宗山, 国井彻郎 申请人:三菱电机株式会社