场效应晶体管的制作方法

专利名称：场效应晶体管的制作方法
技术领域：
本发明涉及场效应晶体管，并且具体地涉及包含III族氮化物半导
体作为材料的异质结场效应晶体管(HJFET)。
背景技术：
在非专利文献I和专利文献1中发现存在已知的常规异质结场效应 晶体管(HJFET)。
图15是示出非专利文献1中描述的HJFET的结构的剖视图。
图15所示的HJFET具有缓冲层201、由氮化镓(GaN)构成的沟道 层202和由氮化铝镓(AlGaN)构成的载流子供应层203，这些层以上述 顺序堆叠在蓝宝石衬底200上。
在HJFET中，根据归因于GaN和AlGaN之间的晶格常数差的压电极 化效应以及根据自发极化效应，在与载流子供应层203交界附近的沟道 层202中形成二维电子气204。
在载流子供应层203上，形成源电极205S和漏电极205D，同时与 其建立欧姆接触。栅电极207形成在介于源电极205S和漏电极205D之间 的区域中的AlGaN载流子供应层203上，同时在界面203A处与载流子供 应层203建立肖特基接触。
在载流子供应层203和栅电极207上，还提供由氮化硅(SiN)构成 的表面钝化膜208。作为选择，专利文献l描述了一种常关(normally-off) HJFET，该 HJFET具有由未掺杂的GaN层构成的沟道层和形成在该沟道层上并与 该沟道层接触的由AlGaN构成的阻挡层。为了实现HJFET的常关结构， 所述HJFET固有地配置为常开(normally-on)，还描述了在栅电极下面 的阻挡层中提供包含p型杂质的p型半导体层。 Y.Ando等人，Technical Digest of International Electron Device Meeting, p. 381， 2001 。日本专利申请公开号No. 2004-273486。

发明内容
本发明所要解决的问题
顺便提及，已知由金属的功函数和诸如GaN、 AlGaN等的III族氮 化物半导体的电子亲和力之间的差确定与该半导体的肖特基界面处的 势垒高度，因为费米能级的钉扎(pinning)仅发挥很小的影响。由于 这个原因，例如Al组分比例为0.2的AlGaN的肖特基势垒高度将相对低 至大约0.8到1.0eV，尽管稍微取决于电极金属。因此，如参考图15关于 HJFET所描述的，使用AlGaN作为载流子供应层的m族氮化物HJFET遭 受大密度的栅极泄漏电流的问题，这限制了工作漏电压。
此外，上面在背景技术中描述的专利文献l的结构遭受以下问题 由于其常关结构或由于具有正阈值电压，在除了栅电极正下方的区域 之外的区域中形成p型半导体层会降低该区域中的沟道浓度，使得电流 难以流过其中。
该结构还遭受以下问题由于应当仅在栅电极正下方的区域附近
引入p型杂质，因此制造过程复杂。 解决上述问题的手段
根据本发明，提供一种场效应晶体管，其包括由InyGa,.yN ((Ky《1)构成的沟道层；
由AlxGa^N(0^^1)构成的载流子供应层，该载流子供应层提供 在沟道层上方并且包括至少一个p型层；以及
源电极、漏电极和栅电极，它们设置成通过所述p型层面向沟道层， 并提供在载流子供应层上方，
其中满足下面的关系表达式
其中x表示载流子供应层的Al组分比例，t表示p型层的厚度，NA 表示杂质浓度，以及ti表示活化比率。
根据本发明，还提供一种场效应晶体管，其包括 由IriyGa,-yN (0《yd)构成的沟道层，其中形成二维电子气； 由AlxGa^N (0"d)构成的载流子供应层，该载流子供应层提供
在沟道层上方并且包括至少一个p型层；以及
源电极、漏电极和栅电极，它们设置成通过所述p型层面向沟道层，
并提供在载流子供应层上方，其中 满足下面的表达式
其中&表示与栅电极交界处的载流子供应层的A1组分比例，以及
x,表示与沟道层交界处的A1组分比例；以及 满足下面的表达式 [数学公式3]
其中&表示A1组分比例，t表示p型层的厚度，na表示杂质浓度， 以及"表示活化比率。
在本发明中，抵抗栅电极下面的电子的势垒可以变厚，并且由此 可以降低栅极泄漏电流。此外，与没有掺杂p型杂质的情况相比，最大漏极电流的降低可以抑制在规定范围内。
在本发明中，场效应晶体管的阈值电压具有负值。与上面在背景
技术中说明的专利文献1中所描述的具有正阈值电压的HJFET不同，本
发明可以有效地在载流子供应层的整个范围上方产生二维电子气，即 使源电极和漏电极提供在p型层上，并且由此可以稳定地提供电流。
另外，在本发明中，p型层还存在于源极和栅极之间的区域以及栅 极和漏极之间的区域中，所述区域容易受到表面电荷的影响。结果， 表面电荷的影响可以部分地该p型层屏蔽，使得相对表面条件电流-电压
特性更稳定。例如，可以抑制所谓的电流崩塌(cm-rent collapse)，其
是特征为在大幅度电压输入到栅电极时漏极电流幅度降低的现象。
在本发明中，栅电极的一部分可以掩埋在载流子供应层中。作为 选择，在本发明中，p型层的一部分可以蚀刻掉以提供掩埋栅电极结构。 而且在这种情况下，如果位于栅电极所接触的凹槽部和沟道层之间的p 型层的面杂质浓度(sheet impurity concentration)满足上述关系表达式， 则可以获得类似效果。
根据本发明，还提供一种场效应晶体管，其包括 由lnyGa^N (O^y^l)构成的沟道层；
由ALGa^N(0^^1)构成的载流子供应层，该载流子供应层提供 在沟道层上方并且包括至少一个p型层；以及
源电极、漏电极和栅电极，它们设置成通过所述p型层面向沟道层， 并提供在载流子供应层上方，栅电极形成为与通过去除载流子供应层 的一部分形成的凹槽部接触，
其中满足下面的关系表达式
其中t表示所述凹槽部和沟道层之间的p型层的厚度，NA表示杂质 浓度，以及T]表示活化比率。根据本发明，还提供一种场效应晶体管，其包括
由InyGa,-yN ((KySl)构成的沟道层；
由ALGa^N 构成的载流子供应层，该载流子供应层提供
在沟道层上方并且包括至少一个p型层；以及
源电极、漏电极和栅电极，它们设置成通过所述p型层面向沟道层， 并提供在载流子供应层上方，栅电极形成为与通过去除载流子供应层 的一部分形成的凹槽部接触，
其中满足下面的关系表达式
其中&表示与栅电极交界处的载流子供应层的A1组分比例并且小 于xp x,表示与沟道层交界处的Al组分比例，t表示所述凹槽部和沟道 层之间的p型层的厚度，NA表示杂质浓度，以及ii表示活化比率。
应当理解各个结构的任何任意组合，本发明中的表达式在方法、 装置等中的任何交换，都可以有效地作为本发明的实施方案。
本发明的效果
如上所述，本发明成功地降低了m族氮化物HJFET的栅极泄漏电流。


根据下面结合附图对特定优选实施方案的描述，本发明的上述和 其它目的、优点和特征将变得更加明显。
图1是示出实施方案中的HJFET的截面结构的剖视图。
图2示出所述实施方案中的HJFET的电势分布。
图3示出所述实施方案中的HJFET的栅极电流对p型杂质浓度的依 赖关系。
图4示出所述实施方案中的HJFET的最大漏极电流对p型杂质浓度 的依赖关系。图5示出所述实施方案中的HJFET的阈值电压对p型杂质浓度的依 赖关系。
图6是示出实施方案中的HJFET的截面结构的剖视图。
图7是示出实施方案中的HJFET的截面结构的剖视图。
图8是示出实施方案中的HJFET的截面结构的剖视图。
图9是示出实施方案中的HJFET的截面结构的剖视图。
图10是示出实施方案中的HJFET的截面结构的剖视图。
图11是示出实施方案中的HJFET的截面结构的剖视图。
图12是示出实施方案中的HJFET的截面结构的剖视图。
图13是示出实施方案中的HJFET的截面结构的剖视图。
图14是示出实施方案中的HJFET的截面结构的剖视图。
图15是示出常规HJFET的截面结构的剖视图。
具体实施例方式
现在将参考附图解释根据本发明的实施方案。在所有附图中，将 用相同的附图标记表示共同出现的任何元件，并且其解释将不再重复。
首先，为了有助于理解，将解释本发明的概要。
图1是示出本实施方案的HJFET的结构的剖视图。图1所示的 HJFET 110具有由氮化铝(A1N)层构成的缓冲层11、由InyGai.yN ((KySl)构成的沟道层12和由AlxGai.xN ((KxSl)构成的载流子供 应层13，同时这些层以上述顺序在由碳化硅(SiC)构成的衬底10上 形成接触。
在该实施方案中，沟道层12由未掺杂的GaN层构成。
载流子供应层13提供在沟道层12上，并且包括至少一个p型层。 在该实施方案中，载流子供应层13由p型AlxGai-xN构成。该p型 AlxGa^N层设置为与沟道层12接触，并且位于源极和漏极之间的整个区域上方。
在HJFET 110中，根据归因于GaN和AlGaN之间的晶格常数差 的压电极化效应以及根据自发极化效应，在沟道层12与载流子供应层 13交界附近的沟道层12中形成二维电子气14。当没有电压施加到栅 电极时，HJFET 110配置为在沟道层中、在源电极和栅电极之间的区域 中以及在栅电极和漏电极之间的区域中产生二维电子气。换句话说， HJFET 110具有负阈值电压。
源电极15S、漏电极15D和栅电极17设置成通过p型层面向沟道 层12，并提供在载流子供应层13上方。
更具体地，在由p型AlGaN构成的载流子供应层13上方，形成 源电极15S和漏电极15D，同时源电极15S和漏电极15D单独与载流 子供应层13建立欧姆接触。栅电极17提供在与源电极15S和漏电极 15D相同的平面内，其中栅电极17的底表面位于与源电极15S和漏电 极15D的底表面相同的水平。
栅电极17提供在载流子供应层13上和介于源电极15S和漏电极 15D之间的区域中，同时在界面13A处与载流子供应层13建立肖特基 接触。通过调节栅电极17的电势以由此调节二维电子气14的浓度来 实现晶体管操作。
此外，由SiN构成的表面钝化膜18提供在具有形成在其上的栅电 极17的载流子供应层13上方，其从源电极15S的顶表面延伸到漏电 极15D的顶表面，以便覆盖介于源电极15S和漏电极15D之间的区域。
在HJFET 110中，由p型AlGaN构成的载流子供应层13的Al组 分比例x、由p型AlGaN构成的载流子供应层13的厚度t、 p型AlGaN 中的杂质浓度NA和活化比率t!满足下面的关系表达式[数学公式3]
这将在下面进行解释。
首先，根据III族原子和N原子之间的自发极化以及根据归因于 AlGaN和GaN之间的晶格常数差的压电极化，固定电荷将产生在 AlGaN/GaN异质界面处。己知通过下面的表达式(1)将极化电荷的面 密度(Jp近似为AlGaN层的Al组分比例x的函数。
在上面的表达式(1)中，q (-1.6xl(T19 C)是基本电荷，"a" (=5.6xl013cm—2)是比例常数。对于Ga面上的普通生长而言，极化电 荷的符号在GaN上的AlGaN界面处给出为正，以及在AlGaN上的GaN 界面处给出为负。另一方面，由下面的表达式(2)给出离子化的杂质 电荷的面密度aA，假定p型AlGaN层的厚度为t， p型杂质浓度为NA，
以及活化比率为T):
(2)
这里的p型Al G aN层的厚度t指的是与栅电极17接触的区域中的 载流子供应层13的厚度。在图1所示的HJFET 110中，栅电极17提 供在与源电极15S和漏电极15D相同的平面内，并且具有均匀厚度的 载流子供应层13提供在包括与栅电极17接触的部分的范围从源电极 15S至漏电极15D的整个区域上方。作为选择，对于栅电极配置为通 过去除载流子供应层的一部分而形成或者配置为具有稍后所描述的栅 极凹槽结构的情况，这里的p型AlGaN层的厚度t指的是在与形成为 与所述凹槽部接触的栅电极的接触表面处的载流子供应层13的厚度。
当没有电压施加到栅电极17时，特征在于负阈值电压的HJFET110具有在与载流子供应层13交界附近的沟道层中产生的二维电子气 14。
在这种情况下，如果离子化的杂质电荷密度CJA (标记为负号)的
绝对值小于极化电荷密度CJp (标记为正号)的绝对值，换句话说，如 果满足下面的关系表达式(3)，则二维电子气14产生在与由AlGaN 构成的载流子供应层13交界附近的由GaN构成的沟道层12中。
1 & I < I oP I . ( 3 )
该条件可以使用上面的表达式(1)和(2)进行改写，并且给出
为下面的关系表达式(3'):
通过向由AlGaN构成的载流子供应层13中掺杂p型杂质，获得 向上凸起的导带轮廓。因此可以预期，可以使抵抗电子的能量势垒变 厚，由此可以抑制栅极隧道电流。然而，由于所述能量势垒的厚度不 够，太低的p型杂质浓度可能不能获得抑制栅极泄漏电流的效果。另 一方面，太高的p型杂质浓度可能不能形成二维电子气14，但是如果 HJFET配置为满足上面的关系表达式(3)或(3')则可产生二维电子 气。
本发明人然后通过用数值计算阐明与元件结构有关的参数和元件 特性之间的关系，设计了 p型杂质浓度条件，在所述条件下能够抑制 栅极隧道电流。
首先，通过解泊松方程计算导带的能量分布。图2是示出计算的 沿垂直于衬底方向的导带能量分布的实例的图。图2示出载流子供应 层13远离其与栅电极17界面(距离二0)的界面的距离，其中越长的距离意味着该位置离栅电极17越远。
图2示出当由AlGaN构成的载流子供应层13中的有效杂质浓度， 即p型杂质浓度和活化比率的乘积NAXTi以三种方式例如0 cm—3、5xl017 cm—3、 lxlO'Scn^变化时获得的计算结果。这里AlGaN层的Al组分比 例x假定为20%。
在图2中，获得的结果N^Ti二0 cm^对应于图15所示的常规结 构。如图2所示，对于NAXTi二Ocn^的情况，在AlGaN层中获得导带 的线性能量分布。结果，在栅极界面处抵抗电子的隧道势垒变薄，并 且由此隧道电流增加。
另一方面，对于NAX7i二5x0"cn^的情况，由于离子化杂质的负 电荷，可以获得向上凸起的能量分布。结果，在栅极界面处抵抗电子 的隧道势垒可以变厚，并且由此隧道电流减小。对于Naxt!二1x1018 cm—3 的情况，在栅极界面处抵抗电子的隧道势垒可以进一步变厚，并且由 此预期隧道电流进一步减小。
接下来，本发明人根据导带中能量分布的计算结果，计算了流过 由AlGaN构成的载流子供应层13的隧道电流的密度。
图3示出由隧道电流密度估计的栅极泄漏电流的N A x T！依赖性。这 里所示的三个结果是在15 % 、 20%和25 %的Al组分比例x下获得的。 这里p型AlGaN层的厚度假定为t = 20 nm。
图3示出以图中的实心点( )为界在较高浓度侧急剧下降的反向
栅极泄漏电流。因此，现在将这些点确定为NaXT!的下限。通过使用上
面的等式(1)和(2)，这些点代表由下述给出的条件 l' oA i - :！ o t / loo ■
应当理解，反向栅极电流在NAXT1的较高浓度侧急剧下降。因此，有效降低栅极泄漏电流的条件可以由下面的关系表达式(4)或(4')
给出。下面的关系表达式(4)和(4')可以使用上面描述的等式(1) 和(2)反之亦然地进行改写.-[数学公式S]
lor > 1ch"/10Q. ("
通过合并上面的关系表达式(3')和(4')，可以在沟道中形成二 维电子气，其中可以获得抑制栅极电流的效果的条件将给出如下 5. ig":': < 〔、V，t [cm-2] 、' 5.6乂j.0"、.
为了进一步降低栅极泄漏电流，满足下面的关系表达式(5)或许 是足够有利的，其中反向栅极电流可以减小到低至未掺杂情况的约1/10 倍。下面的关系表达式(5)可以使用上面的等式(1)和(2)进行改 写，以给出下面的关系表达式(5'): l'3,sl > |aP|/lO. (5)
接下来，计算最大漏极电流Imax的NAxt!依赖性。
图4示出计算的1 皿的NAxri依赖性。图4示出在15%、 20%和 25%的Al组分比例x下获得的三个结果。构成载流子供应层13的p 型AlGaN层的厚度假定为t二20 nm。
图4示出1。^随Naxti升高而降低。然而，在图4中，示出Lw的 下降比例在以空心点(o)表示的条件，即给出lcTAl二kpl/2的条件 为界的较低浓度侧抑制为50%或更小。由于如果所述条件设置为NAxi!的上限则I,，w的降低量可以抑制为50%或更小，因此可以以更可靠的 方式抑制电流可驱动性的明显降低。所述条件可以由下面的关系表达
式(6)或(6')给出。这些关系表达式可以使用上面的等式(1)和(2)
反之亦然地进行改写。 <formula>formula see original document page 16</formula><formula>formula see original document page 16</formula>
考虑到进一步减小I,，m的降低量，由下面的关系表达式(7)或(7')
表示的条件可能是更优选的。在这种情况下，示出I,x的下降比例可以
抑制为20%或更小。 [数学公式14]
<formula>formula see original document page 16</formula> <formula>formula see original document page 16</formula>
最后，本发明人计算了阈值电压Vth的NaXT!依赖性。
图5示出计算的V出的NaX^依敕性。图5所示的三个结果是在15 %、 20%和25%的Al组分比例x下获得的。这里p型AlGaN层的厚 度假定为t=20 nm。
如图5所示，随着NaXT1升高Vth朝着正值侧偏移。关系表达式(4) 的临界点，即満足I(JaI = |gp|/100的点，由图5中的实心点表示。另 一方面，关系表达式(6)的临界点，即满足lc^l二lapl/2的条件' 由空心点表示。由图5应当理解，在满足关系表达式(4)和(6)的范围内，即
在满足下面的关系表达式的范围内 let, I /100 < < /2,
其中Vth具有负值。
在使Vth为负的条件下，即使没有给栅电极n施加正电荷，也可
以产生二维电子气14，使得二维电子气14不仅可以产生在栅电极17 下面，也可以产生在源电极15S和栅电极17之间的沟道层中。类似地， 二维电子气14还产生在栅电极17和漏电极15D之间的沟道层12中。
由于与上面在背景技术中描述的专利文献的情况不同，该实施方 案中的阈值电压为负，因此可以在不用仅选择性地在栅电极17下面掺 杂p型杂质的情况下即可实现晶体管操作，使得可以简化工艺，并且 可以改善元件制造成本和产率。
此外，在该实施方案中，p型层还提供在源极和栅极之间以及栅 极和漏极之间，它们容易受到表面电荷的影响。因此，表面电荷的影 响可以部分地被该p型层屏蔽，并且可以使电流-电压特性相对表面状 态更稳定。例如，可以抑制电流崩塌现象。
由上述讨论，应当理解，通过采用满足上面的关系表达式(4)或 (4')的结构，可以有效地抑制栅极泄漏电流。此外，不仅用于抑制栅
极泄漏电流而且还用于进一步抑制Imax降低的NAXTl的范围可以由下面
的关系表达式(8)或(8')给出
<formula>formula see original document page 17</formula> (8)
<formula>formula see original document page 17</formula>
通过采用满足上面的关系表达式(8)或(8')的结构，抵抗栅电极17下面的电子的势垒可以变厚，栅极泄漏电流可以降低，并且由此
可以获得具有预定漏极电流和阈值电压的m族氮化物HJFET。因此， 可以进一步改善HJFET的高频性能和功率性能。如以上参考图5所描 述的，满足上面的关系表达式(8)或(8')的结构中的阈值电压Vth 具有负值。
N八xTi的更优选的范围可以由下面的关系表达式(9)或(9')表示 Iwl/lO |&,. I < {9) 5- ":0:2x < ,t |C] < 1.二2(0"x. (9,)
上面的描述解释了由AlGaN层构成的载流子供应层13中p型杂 质浓度基本均匀的情况。
如果由AlGaN层构成的载流子供应层中的NA和!i不是均匀的，则 可以通过使用用下面的公式(数学公式20)替换上述关系表达式(8') 和(9')中的NAXTixt部分获得的更一般化的关系表达式(8〃)和(9") 继续进行类似的计算 5."1012x < _fNA(y)n(y)dy <: I.12"013y"
这里的NA (y)代表杂质浓度分布，Ti (y)代表活化比率分布，其中积分是沿垂直于衬底的方向计算的。积分范围从AlGaN载流子供 应层13和沟道层12的界面到AlGaN载流子供应层13和栅电极17的 界面确定。在图1所示的HJFET 110中，NA (y)和"(y)分别具有恒 定信Na和ti，以致积分值可以等于N八xT]xt。
图l示出p型层中Al组分比例沿堆叠方向恒定的结构。接下来， 将参考图6解释p型层中Al组分比例不均匀的情况。
图6是示出该实施方案的HJFET的另一结构的剖视图。通过用由 p型组分渐变AlGaN层构成的载流子供应层23替换图1所示的HJFET 110中由p型AlGaN层构成的载流子供应层13，获得图6所示的HJFET 120。
由AlGaN层构成的载流子供应层23的Al组分比例x从沟道层 (x=Xl)朝向表面(x=x2)连续降低(Xl>x2)。应当注意，在图6等 中，从沟道界面(x=Xl)向表面(x=x2)连续降低的AlGaN层的Al组 分比例x还可以表示为"x=Xl—x2)"。
HJFET 120具有平面结构。换句话说，栅电极17提供在与源电极 15S和漏电极15D相同的平面内，并且栅电极17的底表面位于与源电 极15S和漏电极15D的底表面相同的水平上。因此，在由AlGaN层构 成的载流子供应层23与栅电极17的界面23A处载流子供应层23的
A1组分比例^等于X2。
根据等式(i)，在由AlGaN层构成的载流子供应层23和由GaN 层构成的沟道层12之间的界面处产生的极化电荷的面密度ap由下面的 等式(10)表示
Op二+gaxi. (10》当GaN层堆叠在AlGaN层上时，负极化电荷以不连续方式产生
在异质界面处。因此，如果Al组分比例在由AlGaN构成的载流子供应
层23中连续降低，则在AlGaN层中产生连续的负极化电荷。根据上面
的等式(l)，在姗极下面的AlGaN层中产生的极化电荷的面密度(ac)
由下面的等式(11)表示 oG=-qa (x广xa:i . (11)
极化电荷充当电等效于由于杂质离子化产生的电荷，使得在载流 子供应层23中产生的总固定电荷的密度由离子化电荷密度ga和极化电
荷密度W之和给出。
根据上面的关系表达式(3)，在GaN沟道层12与AlGaN载流 子供应层23交界附近的GaN沟道层12中形成二维电子气14的条件可 以由下面的关系表达式(12)表示
i i十i 。G i < ii. n 2) 该条件可以利用上面的等式(2) 、 (10)和(11)改写成下面的
条件 (1 3 ')
根据上面的关系表达式(9) ， NAXT(的更优选的范围可以由下面
的关系表达式(14)或(14')表示，其可以利用上面的等式(2) 、 (10)
和(11)进行改写- fo |/10 < |cjA| + |crG! < l;aP|/5. (;U)
5 6 " 017-:-:< NA叫化[cC ] + 5 . " 1013 (x广xj < 1.12*10 . ("■)
如果由AlGaN层构成的载流子供应层23中的NA和ri不是均匀的， 则可以用下面的公式替换上述关系表达式(13')和U4')中的NAxrixt 部分[数学公式31] jNA(y)i，(y)dy .
0
这里的NA (y)代表杂质浓度分布，Ti (y)代表活化比率分布， 其中积分是沿垂直于衬底的方向计算的。积分范围从由AlGaN构成的 载流子供应层13和沟道层12的界面到载流子供应层13和栅电极17 的界面确定。
接下来，将参考附图解释根据本发明的实施方案。 (第一实施方案)
图1是示出该实施方案的HJFET的结构的剖视图。该HJFET可 以制造如下。
首先， 一般通过金属有机化学气相沉积(縮写为MOCVD)在 (0001 ) SiC衬底10上顺序生长下列层 由未掺杂的 A1N 构成的缓冲层 11: 20nm; 由未掺杂的GaN构成的沟道层12: 2|am;以及 由p型AlxGa^N (x二0.2)构成的载流子供应层13: 20 nm。
这里AlGaN和GaN具有不同的晶格常数，其中由p型AlGaN构 成的载流子供应层13的20 nm的厚度不大于可能出现位错的临界厚 度。这里一般可以使用镁(Mg)、锌(Zn)等作为p型杂质。
诸如钛(Ti) /铝(Al) /铌(Nb) /金(Au)等的金属通过真空蒸 发沉积在载流子供应层13上，并且合金化以由此分别形成源电极15S 和漏电极15D，同时建立欧姆接触。接着，通过一般利用真空蒸发沉 积诸如镍(Ni) /Au的金属然后进行剥离，栅电极17形成在载流子供 应层13上，或者形成在介于源电极15S和漏电极15D之间的部分中的 AlGaN层的表面上。这样，可以在界面13A处与载流子供应层13建立肖特基接触。最后，通过等离子体增强化学气相沉积(縮写为PECVD)
一般将由SiN构成的表面钝化膜18生长到100 nm厚。这样，可以制 造如图1所示的半导体器件。
将充当载流子供应层3的AGaN层13中的p型杂质的浓度NA 和活化比率il组合以便满足上面的关系表达式(8')。
在这样配置的HJFET中，可以获得根据上述原理抑制栅极泄漏电 流的效果，并且I则x和Vth可落入更优选的范围内。例如，假设NA = lxl018cm—3且11 = 0.5，则有效杂质浓度可以是5xl0口cm人这里栅极泄 漏电流抑制为低到现有技术中的栅极泄漏电流的约12%，所述现有技 术即载流子供应层由未掾杂的Alfl.2GaasN构成的情况。与现有技术相 比，I,，逗降低的范围约为9%，并且Vth给出为约-2.3 V。
(第二实施方案)
图6是示出本发明的HJFET的第二实施方案的截面结构的图。该 实施方案是通过用由p型组分渐变AlGaN层构成的载流子供应层23 替换图1所示的第一实施方案中的由p型AlGaN层构成的载流子供应 层13获得的
由p型组分渐变AlxGa,.xN(0.175^^0.2)构成的载流子供应层23: 20 nm。
这里AlGaN和GaN具有不同的晶格常数，其中p型组分渐变 A1G aN的2 0 nm的厚度不大于可能出现位错的临界厚度。
这里一般可以使用镁(Mg)、锌(Zn)等作为p型杂质。p型组 分渐变AlxGai.xN层或载流子供应层23的Al组分比例从与沟道层12 的界面(Xl = 0.2)向表面(x2 = 0.175)连续降低(x=0.2—0.175)。
该实施方案涉及平面结构，其中在载流子供应层23与栅电极17的界面23A处载流子供应层23的Al组分比例Xa等效于X2二0.175。
当形成载流子供应层23时，调节通过MOCVD设备的气体引入管 的三甲基镓(TMG)、三甲基铝(TMA)和氨(NH3)气的供应量， 其中三甲基铝(TMA)和氨(NH3)的供应量保持在恒定水平，而三 甲基镓(TMG)的供应量逐渐升高。
将载流子供应层23中的p型杂质的浓度NA和活化比率T]组合以便 满足上面的关系表达式(13')。在这样配置的HJFET中，可以获得根
据上述原理抑制栅极电流的效果，并且Imax和Vth可落入更期望的范围内。
例如，假设NA = 5xl017 cm—3且Ti二0.6，则有效杂质浓度给出为 3xl017cm—3。在这种情况下，栅极泄漏电流抑制为大约低到载流子供应 层具有未掺杂的AlQ.2GaQ.8N的均匀组分的结构的栅极泄漏电流的4%。 与该结构相比，I,皿降低的范围给出为约18%，并且Vth为约-2.2 V。
在该实施方案中组分渐变AlGaN用于p型载流子供应层23，使得 可以在低于使用组分均匀的AlGaN的第一实施方案的杂质浓度的杂质 浓度下获得抑制栅极电流的效果。由于较低杂质浓度易于改善活化比 率，因此可以改善外延生长的可控性，并且由此可以进一步改善产率 和元件特性的可重复性。
在该实施方案中使用Al组分比例连续降低的组分渐变AlGaN层 构造的由p型AlGaN构成的载流子供应层23不限于此，而是允许采用 Al组分逐步降低的结构，并且允许采用组分逐步变化的两个或三个或 更多个AlGaN层。
(第三实施方案)
图7是示出该实施方案的HJFET的结构的剖视图。在图7中，由未掺杂的A1N构成的缓冲层31、由未掺杂的GaN 构成的沟道层32和由p型AlGaN构成的载流子供应层33以上述顺序 堆叠在由SiC构成的衬底30上。根据归因于AlGaN和GaN之间的晶 格常数差的压电极化以及根据自发极化，二维电子气34形成在沟道层 32与载流子供应层33的界面附近的沟道层32中。
在由AlGaN构成的载流子供应层33上方，形成源电极35S和漏 电极35D，同时源电极35S和漏电极35D单独与载流子供应层33建立 欧姆接触。由SiN构成的表面钝化膜36形成在AlGaN载流子供应层 33上方。栅电极37形成在通过蚀刻掉表面钝化膜36和载流子供应层 33的一部分形成的凹槽部中，同时在界面33A处与载流子供应层33 建立肖特基接触。栅电极37的一部分掩埋在载流子供应层33中。
这里栅电极3 7具有朝漏电极3 5 D侧突出的悬垂(overhang)部分， 由此使栅电极37在其悬垂部分中与表面钝化膜36接触。
这种半导体器件可以制造如下。在(0001) SiC衬底30上， 一般 通过MOCVD顺序生长下面示出的层
由未掺杂的AIN构成的缓冲层31: 20nm; 由未掺杂的GaN构成的沟道层32: 2 pm;以及 由p型AlxGa^N构成的载流子供应层33 (x二0.2) : 40 nm。
这里AlGaN和GaN具有不同的晶格常数，其中用作载流子供应 层33的p型AlxGai.xN层的40 nm的厚度不大于可能出现位错的临界 厚度。这里一般可以使用Mg、 Zn等作为p型杂质。诸如Ti/Al/Nb/Au 等的金属通过真空蒸发沉积在AlGaN层上，并且合金化以由此分别形 成源电极35S和漏电极35D，同时建立欧姆接触。
接下来，例如，通过PECVD将由SiN构成的表面钝化膜36生长到约100 nni厚。通过在表面钝化膜36的介于源电极35S和漏电极35D 之间的部分中蚀刻表面钝化膜36形成开口。
接下来，通过使用表面钝化膜36作为掩模， 一般使用釆用氯(Cl2) 基气体的千法蚀刻设备蚀刻掉载流子供应层33的一部分来形成凹槽 部。在该凹槽部上方，通过气相蒸发沉积诸如Ni/Au的金属，其后进 行剥离工艺，以由此形成具有悬垂部分37F的栅电极37。这样，在界 面33A处与AlGaN层建立肖特基接触。通过这些步骤，可以制造图7 所示的HJFET。
还在该实施方案中，将载流子供应层33中的p型杂质的浓度NA 和活化比率T]组合以便满足上面的关系表达式(8')。在该实施方案中， 栅电极37形成为与通过去除载流子供应层33的一部分形成的凹槽部 接触，使得上述关系表达式(8')中的p型AlGaN层的厚度t指的是存 在于介于栅极界面33A和沟道层32之间的部分中的p型层的厚度，即 所述凹槽部和沟道层32之间的p型层的厚度。在该实施方案中，该厚 度一般调节为t二20nm。
在这样配置的HJFET中，可以获得根据上述原理抑制栅极泄漏电 流的效果，并且Inw和Vth可落入更期望的范围内。例如，假定A1组 分比例x为0.2，p型杂质浓度NA为lxl018cm—3且活化比率71为0.5(有 效杂质浓度是5xl017 cnf3)，则栅极泄漏电流可以抑制为低到现有技 术(未掺杂的AlGaN)中的栅极泄漏电流的约12%。与现有技术相比， I,，加降低的范围约为9%，并且Vth给出为约-2.3 V。
在该实施方案中，栅电极37形成在通过蚀刻掉载流子供应层33 的一部分形成的凹槽部中。结果，二维电子气层34和AlGaN表面之间 的距离可以增加，同时通过减小二维电子气层34和栅电极37之间的 距离将跨导保持在高水平，并且由此与以平面结构为特征的第一实施 方案相比，可以抑制由于表面陷阱引起的不稳定性例如电流崩塌。此外，栅电极37具有与由SiN构成的表面钝化膜36接触的悬垂 部分37F。悬垂部分37F用作所谓的场板电极。更具体地，耗尽层形成 在悬垂部分37F下面，栅极和漏极之间的电场强度减小，并且由此与 不具有悬垂部分的第一实施方案相比，可以改善栅极击穿电压。
(第四实施方案)
图8是示出该实施方案的HJFET的结构的剖视图。该实施方案是 通过用如下所示的由p型组分渐变AlGaN层构成的载流子供应层43 替换图7所示的第三实施方案中的由p型AlGaN构成的载流子供应层 33获得的
由p型组分渐变AlxGai.xN (0.15^cS0.2)构成的载流子供应层43: 40謹。
这里AlGaN和GaN具有不同的晶格常数，其中构成载流子供应 层43的p型组分渐变AlGaN层的40 nm的厚度不大于可能出现位错的 临界厚度。这里一般可以使用Mg、 Zn等作为p型杂质。
用作载流子供应层43的p型组分渐变AlxGa^N层的Al组分比例 从与由GaN构成的沟道层32的界面(Xl = 0.2)向表面(x2 = 0.15)连 续降低(x=0.2~>0.15)。
由于在该实施方案中采用凹槽结构，因此在栅极界面43A处的Al 组分比例xj每具有介于x,和X2之间的值，其例如是Xa二0.175。将AlGaN
层的p型杂质的浓度NA和活化比率T1组合以便满足上面的关系表达式
(13')。在该实施方案中，栅电极37形成为与通过去除载流子供应层 43的一部分形成的凹槽部接触，使得上述关系表达式(13')中p型 AlGaN层的厚度t指的是存在于介于栅极界面43A和沟道层32之间的 部分中的p型层的厚度，即所述凹槽部和沟道层32之间的p型层的厚 度。在该实施方案中，该厚度一般调节为t二20nm。在这样配置的HJFET中，可以获得根据上述原理抑制栅极泄漏电
流的效果，并且I眼x和Vth可介于更期望的范围内。假定，例如，NA 二5xl0"cm—3且ri二0.6 (有效杂质浓度是3xl0'7cm—3),则栅极泄漏电 流可以抑制为低到现有技术(未掺杂的均匀组分的AlQ.2GaQ.sN)中的栅 极泄漏电流的约4%。与现有技术相比，I,，，ax降低的范围约为18%，并 且Vth给出为约-2.2 V。
在该实施方案中组分渐变AlGaN用于p型载流子供应层，使得可 以在低于使用组分均匀的AlGaN的第三实施方案的杂质浓度的杂质浓 度下获得抑制栅极电流的效果。由于较低杂质浓度易于改善活化比率， 因此可以改善外延生长的可控性，并且由此可以进一步改善产率和元 件特性的可重复性。
在该实施方案中使用组分渐变AlGaN层构造的p型载流子供应层 43当然可以使用组分逐步变化的两个或三个或更多个AlGaN层来构 造。
(第五实施方案)
图9是示出该实施方案的HJFET的结构的剖视图。
在图9中，由未掺杂的A1N构成的缓冲层51、由未掺杂的GaN 构成的沟道层52、 p型AlxGai.xN层531和未掺杂的AlxGai—xN层532 依次堆叠在SiC衬底50上。
根据归因于GaN和AlGaN之间的晶格常数差的压电极化以及根 据自发极化，二维电子气54形成在沟道层52与p型AlxGai-xN层531 的界面附近的沟道层52中。
在未掺杂的AlGaN层532上方，形成源电极55S和漏电极55D,同时源电极55S和漏电极55D单独与未掺杂的AlGaN层532建立欧姆 接触。由SiN构成的表面钝化膜56形成在未掺杂的AlGaN层532上方。
栅电极57形成在通过蚀刻掉表面钝化膜56和未掺杂的AlGaN层 532的一部分形成的凹槽部中，同时在界面53A处与AlGaN层532建 立肖特基接触。这里栅电极57具有朝漏电极55D侧突出的悬垂部分 57F，由此使栅电极57在其悬垂部分中与表面钝化膜56接触。
这样配置的HJFET可以制造如下。
首先，在(0001) SiC衬底50上方，一般通过MOCVD依次生长
下述层并生长至下述厚度
由未掺杂的AIN构成的缓冲层51: 20nm; 由未掺杂的GaN构成的沟道层52: 2jiim; p型AlxGa'—xN层531 (x = 0.2) : 20 nm;禾口 未掺杂的AlxGa,.xN层532 (x=0.2) : 20 nm。
这里AlGaN和GaN具有不同的晶格常数，其中p型AlxGai-xN层 531和未掺杂的A^Ga^N层的40 nm的总厚度不大于可能出现位错的 临界厚度。这里一般可以使用Mg、 Zn等作为p型杂质。
诸如Ti/Al/Nb/Au等的金属通过真空蒸发沉积在未掺杂的 AlxGa^N层532上，并且合金化以由此分别形成源电极55S和漏电极 55D，同时建立欧姆接触。
接下来，例如，通过PECVD将用作绝缘钝化膜56的SiN膜大约 生长到100 nm厚。通过在SiN膜的介于源电极55S和漏电极55D之间 的部分中蚀刻该SiN膜形成开口。
接下来， 一般通过利用SiN膜作为掩模，使用Cl2基气体进行干法蚀刻以便在未揍杂的AlGaN层532的介于源电极55S和漏电极55D 之间的预定区域中除去未掺杂的AlGaN层532的一部分，在未掺杂的 AlGaN层532中形成凹槽部。
在该凹槽部上方，通过气相蒸发沉积诸如Ni/Au的金属，其后进 行剥离工艺，以由此形成具有悬垂部分57F的栅电极57。这样，在界 面53A处与AlGaN层建立肖特基接触。通过这些步骤，可以制造图9 所示的HJFET。
在该实施方案中，将p型AlxGaNxN层531中的p型杂质的浓度 NA和活化比率T1组合以便满足上面的关系表达式(8')。上述关系表达 式(8')中p型AlGaN层的厚度t指的是存在于介于栅极界面53A和 沟道层52之间的部分中的p型层的厚度，并且在该实施方案中，该厚 度一般调节为t = 20nm。
在这样配置的HJFET中，可以获得根据上述原理抑制栅极泄漏电 流的效果，并且Im^和Vth可落入更期望的范围内。例如，假定p型杂 质浓度NA为lx1018 cn^且活化比率ri为0.5 (有效杂质浓度是5xl017 cnf3)，则栅极泄漏电流可以抑制为低到现有技术(未掺杂的 Ala2GaQ.sN)中的栅极泄漏电流的约12%。与现有技术相比，Lax降低 的范围约为9%。
在该实施方案中，栅电极57形成在通过蚀刻掉未掺杂的AlxGaNxN 层532的一部分形成的凹槽部中。为此，即使凹槽的深度可能稍微变
化，栅极下面的P型杂质的离子化电荷密度CJA也不改变。结果，与在
p型AlxGa^N层531中形成凹槽部的第三实施方案相比，可以改善工 艺裕度(process margin),并且由此可以改善元件特性的平面内均匀 性。
(第六实施方案)图10是示出该实施方案的HJFET的结构的剖视图。该实施方案 是通过用下面所示的AlGaN层结构分别替换图9所示的第五实施方案 中的p型AUGa^N层531和未掺杂的AlxGaNxN层532获得的 p型组分渐变AlxGa卜xN层631 (0.175^^0.2) 20匿;和 未掺杂的AlxGa,—xN层632 (x = 0.175) : 20 nm。
这里AlGaN和GaN具有不同的晶格常数，其中p型组分渐变 AlxGa"xN层631和未掺杂的AlxGai.xN层632的40 nm的总厚度不大 于可能出现位错的临界厚度。
这里一般可以使用Mg、 Zn等作为p型组分渐变AlxGai.xN层631 中的p型杂质。p型组分渐变AlxGai-xN层631的Al组分比例从与沟道 层52的界面(Xl = 0.2)向与未掺杂的AlxGa,-xN层632的界面(x2 = 0.175)连续降低(x=0.2H75)。
由于通过蚀刻掉未掺杂的AlxGai.xN层632的一部分形成凹槽部， 因此在与栅电极57的界面63A处Al组分比例&等效于x2 = 0.175。
将AlGaN层631中的p型杂质的浓度NA和活化比率"组合以便满 足上面的关系表达式(13')。上述关系表达式(13')中p型AlGaN层 的厚度t指的是存在于介于栅极界面63A和沟道层52之间的部分中的 p型层的厚度，并且在该实施方案中，该厚度一般调节为t = 20nm。
在这样配置的HJFET中，可以获得根据上述原理抑制栅极泄漏电 流的效果，并且I咖x和Vth可落入更期望的范围内。例如，假定Na二 5xl0"cm'3且ri二0.6 (有效杂质浓度是3xl0"cm—3)，则栅极泄漏电流 可以抑制为低到现有技术(未掺杂的均匀组分的AlQ.2GaQ.8N)中的栅极 泄漏电流的约4%。与现有技术相比，In^降低的范围约为18%。
在该实施方案中组分渐变AlGaN用作p型载流子供应层，使得可以在低于使用组分均匀的AlGaN的第五实施方案的杂质浓度的杂质浓 度下获得抑制栅极电流的效果。由于较低杂质浓度易于改善活化比率， 因此可以改善外延生长的可控性，并且由此可以改善产率和元件特性 的可重复性。
在该实施方案中使用p型组分渐变AlGaN层构造的p型载流子供 应层当然可以使用组分逐步变化的两个或三个或更多个AlGaN层来构 造。
(第七实施方案) 图11是示出该实施方案的HJFET的结构的剖视图。
在图11中，由未掺杂的A1N构成的A1N缓冲层71、由未掺杂的 GaN构成的沟道层72、 p型AlxGai.xN层731、未掺杂的AlxGa,.xN层 732和n型AlxGai.xN层733以上述顺序堆叠在由SiC构成的衬底70 上。根据归因于GaN和AlGaN之间的晶格常数差的压电极化以及根据 自发极化，二维电子气74形成在用作沟道层72的GaN层与p型 AlxGa"N层731的界面附近的该GaN层中。
在n型AlxGa卜xN层733上，形成源电极75S和漏电极75D，同时 源电极75S和漏电极75D单独与n型AlxGai_xN层733建立欧姆接触。 在n型AlxGa,.xN层733上，形成由SiN膜构成的绝缘表面钝化膜76。 栅电极77形成在通过蚀刻掉所述SiN膜和n型AlxGai.xN层733以及 未掺杂的AlxGai.xN层732的一部分形成的凹槽部中，同时在界面73A 处与AlxGaUxN层732建立肖特基接触。这里栅电极77具有朝漏电极 75D恻突出的悬垂部分77F，由此使栅电极77在其悬垂部分中与表面 钝化膜76接触。
这样配置的HJFET可以制造如下。首先，在(0001) SiC衬底70上方， 一般通过MOCVD依次生长
下述层
由未掺杂的A1N构成的缓冲层71: 20nm; 由未掺杂的GaN构成的沟道层72: 2 p型AlxGa卜xN层731 (x = 0.2) : 20 nm; 未掺杂的AlxGa卜xN层732 (x = 0,2) : 10 nm;禾口 n型AlxGa!.xN层733 (x = 0.2) : 10 nm。
这里AlGaN和GaN具有不同的晶格常数，其中AlGaN层(p型 AlxGaNxN层731、未掺杂的AlxGai-xN层732和n型AlxGai.xN层733) 的40 nm的总厚度不大于可能出现位错的临界厚度。
这里一般可以使用Mg、 Zn等作为p型AlxGai_xN层731中的p型 杂质，并且一般可以使用硅(Si)作为AlxGa,.xN层733中的n型杂质。
诸如Ti/Al/Nb/Au等的金属通过真空蒸发沉积在n型AlxGa,.xN层 733上，并且合金化以由此分别形成源电极75S和漏电极75D，同时建 立欧姆接触。
接下来，例如，通过PECVD将用作表面钝化膜76的SiN膜大约 生长到100 nm厚。通过在SiN膜的介于源电极75S和漏电极75D之间 的部分中蚀刻该SiN膜形成开口。接下来，通过使用SiN膜作为掩模， 一般使用采用Cl2基气体的干法蚀刻设备蚀刻掉n型AlxGai.xN层733 和未掺杂的AlxGai.xN层732的一部分，形成凹槽部。在该凹槽部上方， 通过气相蒸发沉积诸如Ni/Au的金属，其后进行剥离工艺，以由此形 成具有悬垂部分77F的栅电极77。这样，在界面73A处建立栅电极77 与未掺杂的AlxGa^N层732的肖特基接触。通过这些步骤，可以制造 图11所示的HJFET。
将p型AlxGaNxN层731中的p型杂质的浓度Na和活化比率ti組合以便满足上面的关系表达式(8')。上述关系表达式(8')中p型
AlGaN层的厚度t指的是存在于介于栅极界面73A和沟道层72之间的 部分中的p型层的厚度，并且在该实施方案中，该厚度一般调节为t^ 20 nm。
在这样配置的HJFET中，可以获得根据上述原理抑制栅极泄漏电 流的效果，并且I,，w和Vth可落入更期望的范围内。例如，假定p型杂 质浓度NA为lx1018 cn^且活化比率ri为0.5 (有效杂质浓度是5xl017 cm—3)，则栅极泄漏电流可以抑制为低到现有技术(未掺杂的
Ala2GaQ.SN)中的栅极泄漏电流的约12%。与现有技术相比，Imax降低
的范围约为9%。
在该实施方案中，离子化杂质的正电荷产生在n型AlGaN层733 中。结果，可以消除欧姆电极(源电极75S和漏电极75D)下面的 Al,Ga^N层731中的负极化电荷以减小耗尽层，可以降低抵抗电子的 势垒，并且由此可以减小欧姆接触电阻。
(第八实施方案)
图12是示出该实施方案的HJFET的结构的剖视图。该实施方案 是通过用下面所示的AlGaN层结构分别替换图ll所示的第七实施方案 中的AlGaN层(p型AlxGa"XN层731、未掺杂的AlxGaUxN层732和n 型AlxGa^N层733)获得的
p型组分渐变AlxGa,.xN层831 (0.175Sx《0.2) : 20 nm;
未掺杂的AlxGa)-xN层832 (x=0.175) : 10 nm;禾口
n型组分渐变AlxGa卜xN层833 (0.175^0.2) : 10跳
这里AlGaN和GaN具有不同的晶格常数，其中AlGaN层(p型 组分渐变AlxGai.xN层831、未掺杂的AlxGai.xN层832和n型组分渐 变AlxGai.xN层833)的40 nm的总厚度不大于可能出现位错的临界厚 度。这里一般可以使用Mg、 Zn等作为p型组分渐变AlxGa^N层831 中的p型杂质，并且一般可以使用硅(Si)作为n型组分渐变AlxGai.xN 层833中的n型杂质。
p型组分渐变AlxGai.xN层831的Al组分比例从与沟道层72的界 面(Xl = 0.2)向与未掺杂的AlxGa^N层832的界面(x2 = 0.175)连续 降低(x=0.2—0.175) 。 n型组分渐变AlxGai.xN层833的Al组分比例 从与未掺杂的AlxGa-xN层832的界面(x2 = 0.175)向表面(x3 = 0.2) 连续降低(x=0.175—0.2)。
由于通过蚀刻掉n型组分渐变AlxGai.xN层833和未掺杂的 AlxGai—xN层832的一部分形成凹槽部，因此在与栅电极77的界面83A 处Al组分比例&等效于x2 = 0.175。将p型组分渐变AlxGa!《N层831 中的p型杂质的浓度NA和活化比率iq组合以便满足上面的关系表达式 (13')。上述关系表达式(13')中p型AlGaN层的厚度t指的是存在 于介于栅极界面83A和沟道层72之间的部分中的p型层的厚度，并且 在该实施方案中，该厚度一般调节为t = 20nm。
在这样配置的HJFET中，可以获得根据上述原理抑制栅极泄漏电
流的效果，并且Imax和Vth可落入更期望的范围内。例如，假定Na二
5xl0"cm—3且t]-0.6 (有效杂质浓度是3x10170^3)，则栅极泄漏电流 可以抑制为低到现有技术(未掺杂的组分均匀的Al(uGao.sN)中的栅极 泄漏电流的约4%。与现有技术相比，Imu降低的范围约为18%。
在该实施方案中组分渐变AlxGai.xN层831用作p型载流子供应 层，使得可以在低于使用组分均匀的AlGaN的第七实施方案的杂质浓 度的杂质浓度下获得抑制栅极泄漏电流的效果。由于较低杂质浓度易 于改善活化比率，因此可以改善外延生长的可控性，并且由此可以改 善产率和元件特性的可重复性。在该实施方案中使用p型组分渐变AlxGa, —XN层S31构造的p型载 流子供应层当然可以使用组分逐步变化的两个或三个或更多个AlGaN 层来构造。
(第九实施方案)
图13是示出该实施方案的HJFET的结构的剖视图。
在图13中，由未掺杂的A1N构成的缓冲层91、由未掺杂的GaN 构成的沟道层92、 p型AlxGa^N层931和未揍杂的AlxGai.xN层932 以上述顺序堆叠在由SiC构成的衬底90上。根据归因于GaN和AIGaN 之间的晶格常数差的压电极化以及根据自发极化，二维电子气94形成 在沟道层92与p型A^Ga^N层931的界面附近的该沟道层92中。
在未掺杂的AlxGa"N层932上方，形成源电极95S和漏电极95D， 同时源电极95S和漏电极95D单独与未掺杂的AlxGaKxN层932建立欧 姆接触。由SiN构成的表面钝化膜96形成在未掺杂的AlxGai.xN层932 上方。栅电极97形成在通过蚀刻掉表面钝化膜96和未掺杂的AlxGai.xN 层932的一部分形成的凹槽部中，同时在界面93A处与未掺杂的 AlxGat.xN层932建立肖特基接触。
这里栅电极97具有朝漏电极95D侧突出的悬垂部分97F，由此使 栅电极97在其悬垂部分中与表面钝化膜96接触。在该实施方案中， 肖特基电极99形成在表面钝化膜96的介于栅电极97和漏电极95D之 间的部分中的该表面钝化膜96上。
这样配置的HJFET可以制造如下。
首先，在(0001) SiC衬底90上方， 一般通过MOCVD依次生长 下述层并生长至下述厚度由未摻杂的A1N构成的缓冲层91: 20nm; 由未掺杂的GaN构成的沟道层92: 2 p型AlxGa,.xN层931 (x = 0.2) : 20 nm;禾口 未掺杂的AlxGa!—xN层932 (x = 0.2) : 20 nm。
这里AlGaN和GaN具有不同的晶格常数，其中AlGaN层(p型 AlxGa,.xN层931和未掺杂的AlxGai.xN层932)的40 nm的总厚度不大 于可能出现位错的临界厚度。
这里一般可以使用Mg、 Zn等作为p型AlxGai.xN层931中的p型 杂质。诸如Ti/Al/Nb/Au等的金属通过真空蒸发沉积在未掺杂的 AlxGai.xN层932上，并且合金化以由此分别形成源电极95S和漏电极 95D，同时建立欧姆接触。
接下来，例如，通过PECVD将用作表面钝化膜96的SiN膜大约 生长到100 nm厚。通过在SiN膜的介于源电极95S和漏电极95D之间 的部分中蚀刻该SiN膜形成开口。接下来，通过使用SiN膜作为掩模， 一般使用采用Cl2基气体的干法蚀刻设备蚀刻掉未掺杂的AlxGa^N层 932的一部分，形成凹槽部。
在该凹槽部上方，通过气相蒸发沉积诸如Ni/Au的金属，其后进 行剥离工艺，以由此形成具有悬垂部分97F的栅电极97。这样，在界 面93A处与AlGaN层建立肖特基接触。一般通过气相蒸发沉积诸如Ti/ 铂(Pt) /Au的金属，其后进行剥离工艺，肖特基电极99形成在表面 钝化膜96的介于栅电极97和漏电极95D之间的部分中的该表面钝化 膜96上。通过这些步骤，可以制造图13所示的HJFET。
将AlxGai.xN层931中的p型杂质的浓度Na和活化比率T!組合以 便满足上面的关系表达式(8')。上述关系表达式(8')中p型AlGaN 层的厚度t指的是存在于介于栅极界面93A和沟道层92之间的部分中的p型层的厚度，并且在该实施方案中，该厚度一般调节为t = 20nm。 在这样配置的HJFET中，可以获得根据上述原理抑制栅极泄漏电
流的效果，并且Imax和Vth可落入更期望的范围内。例如，假定p型杂
质浓度NA为3xl018 cn^且活化比率Ti为0.33 (有效杂质浓度是1xl018 cnT3)，则栅极泄漏电流可以抑制为低到现有技术(未掺杂的 Al0.2Ga0.8N)中的栅极泄漏电流的约1%。与现有技术相比，I醒降低 的范围约为18%。
在该实施方案中，肖特基电极99还用作所谓的法拉第屏蔽 (Faraday shield)，其连接到源极。更具体地，栅极和漏极之间的电耦 合可以被屏蔽，栅极和漏极之间的电容可以减小，并且由此可以改善 增益和隔离特性。肖特基电极99可以连接到栅极。在这种情况下，肖 特基电极99可以用作所谓的场板，并且可以进一步改善栅极的击穿电 压。
(第十实施方案)
图14是示出该实施方案的HJFET的结构的剖视图。
在图14中，由未掺杂的A1N构成的缓冲层101、由未掺杂的GaN 构成的沟道层102、p型AlxGa^N层1031和未掺杂的Al,Ga^N层1032 依次堆叠在由SiC构成的衬底100上。根据归因于GaN和AlGaN之间 的晶格常数差的压电极化以及根据自发极化，二维电子气104形成在 沟道层102与p型AlxGa,.xN层1031的界面附近的该沟道层102中。
在未掺杂的AlxGai_xN层1032上方，形成源电极105S和漏电极 105D，同时源电极105S和漏电极105D单独与未掺杂的AlxGai—XN层 1032建立欧姆接触。用作第一表面钝化膜106的SiN膜形成在未掺杂 的AlxGai.xN层1032上方。栅电极107形成在通过蚀刻掉第一表面钝 化膜106和未掺杂的AlxGai.xN层1032的一部分形成的凹槽部中，同时在界面103A处与未掺杂的AlxGa^N层1032建立肖特基接触。
这里栅电极107具有朝漏电极105D侧突出的悬垂部分107F，由 此使栅电极107在其悬垂部分中与第一表面钝化膜106接触。在该实 施方案中，第二表面钝化膜108进一步提供在介于源电极105S和漏电 极105D之间的区域中，以便覆盖第一表面钝化膜106和栅电极107的 顶表面。第二表面钝化膜由SiN膜构成，并且肖特基电极109形成在 第二表面钝化膜108的介于栅电极107和漏电极105D之间的部分中的 该第二表面钝化膜108上。
这样配置的HJFET可以制造如下。
首先，在由(0001) SiC构成的衬底100上方，一般通过MOCVD 依次生长下述层
由未掺杂的A1N构成的缓冲层101: 20nm; 由未掺杂的GaN构成的沟道层102: 2 pm; p型AlxGa'.xN层1031 (x = 0.2) : 20 mn;和 未掺杂的AlxGa.xN层1032 (x = 0.2) : 20 nm。
这里AlGaN和GaN具有不同的晶格常数，其中AlGaN层(p型 AlxGai—XN层1031和未掺杂的AlxGai.xN层1032)的40 nm的总厚度不 大于可能出现位错的临界厚度。 这里一般可以使用Mg、 Zn等作为p型AlxGai.xN层1031中的p 型杂质。诸如Ti/Al/Nb/Au等的金属通过真空蒸发沉积在未掺杂的 AlxGa,.xN层1032上，并且合金化以由此分别形成源电极105S和漏电 极105D，同时建立欧姆接触。
接下来，例如，通过PECVD将用作第一表面钝化膜106的SiN 膜大约生长到100 nm厚。通过在SiN膜的介于源电极105S和漏电极105D之间的部分中蚀刻该SiN膜形成开口。接下来，通过使用第一表
面钝化膜106作为掩模， 一般使用采用Cl2基气体的干法蚀刻设备蚀刻 掉未掺杂的AlxGai.xN层1032的一部分，形成凹槽部。在该凹槽部上 方，通过气相蒸发沉积诸如Ni/Au的金属，其后进行剥离工艺，以由 此形成具有悬垂部分107F的栅电极107。这样，在界面103A处建立 与未掺杂的ALGa^N层1032的肖特基接触。
接下来，例如，通过PECVD将用作第二表面钝化膜的SiN膜108 一般生长到大约200 nm厚。通过气相蒸发在第二表面钝化膜108的介 于栅电极107和漏电极105D之间的部分中的该第二表面钝化膜108上 沉积诸如Ti/Pt/Au的金属，其后进行剥离工艺，以由此形成肖特基电 极109。通过这些步骤，可以制造图14所示的HJFET。
将AlyGa^N层1031中的p型杂质的浓度Na和活化比率ti組合以 便满足上面的关系表达式(8')。上述关系表达式(8')中p型AlGaN 层的厚度t指的是存在于介于栅极界面103A和沟道层102之间的部分 中的p型层的厚度，并且在该实施方案中，该厚度一般调节为t=20nm。
在这样配置的HJFET中，可以获得根据上述原理抑制栅极泄漏电 流的效果，并且Imax和Vth可落入更期望的范围内。例如，假定p型杂 质浓度na为3xl018 cm —3且活化比率1!为0.33 (有效杂质浓度是lx1018 cnT3)，则栅极泄漏电流可以抑制为低到现有技术(未掺杂的 Al0.2Gao.8N)中的栅极泄漏电流的约1%。与现有技术相比，I邮x降低 的范围约为18%。
该实施方案的结构是这样的，即在栅电极107和肖特基电极109 之间形成第二表面钝化膜108。于是，肖特基电极109可以包围栅电极 107的至少一部分，同时第二表面钝化膜108设置在肖特基电极109和 栅电极107之间。因此，如果肖特基电极109连接到源极，则可以相 当大地改善栅极和漏极之间的屏蔽效果，并且由此可以进一步改善增益和隔离特性。
上面已经参考实施方案描述的本发明不限于上述实施方案，并且 当然允许符合本发明原理的多种实施方案。
例如，用作构成上述实施方案中的载流子供应层的材料的AlGaN 可以其他III族氮化物半导体替换。例如，可以使用InAlN、 InGaN、 InAlGaN、AlN或GaN。作为选择，可以采用由选自GaN、 AlGaN、InAlN、 InGaN、 InAlGaN、 A1N和InN的至少两种不同半导体构成的超晶格层。
尽管在上述实施方案中由p型AlGaN构成的载流子供应层形成为 与GaN沟道层接触，但是可以在该GaN层和该p型AlGaN层之间插 入未掺杂的AlGaN隔离层。作为选择，可以在AlGaN载流子供应层的 一部分中掺杂诸如Si的n型杂质。
在上述实施方案中使用GaN的沟道材料可以是具有小于载流子供 应层的带隙的带隙的任何其他III族氮化物半导体。例如，可以釆用 InN、 InGaN、 AlGaN、 InAlN或InAlGaN。描述为是未掺杂的层的沟道 层可以包含掺杂到其一部分或整个部分中的n型杂质，例如Si。
尽管在上述实施方案中SiN用作构成绝缘钝化膜的材料，但是用 于构成该绝缘钝化膜的材料可以是任何其他电介质。例如，可以使用 Si02或SiON。
尽管在上述实施方案中SiC用作衬底材料，但是可以采用任何其 他衬底。例如，可以釆用蓝宝石、Si或GaN。
权利要求
1. 一种场效应晶体管，其包括由InyGa1-yN(0≤y≤1)构成的沟道层；由AlxGa1-xN(0≤x≤1)构成的载流子供应层，所述载流子供应层提供在所述沟道层的上方并且包括至少一个p型层；以及源电极、漏电极和栅电极，所述源电极、漏电极和栅电极被设置成通过所述p型层面向所述沟道层，并提供在所述载流子供应层的上方，其中，满足下面的关系表达式[数学公式1]5. 6×1011x<NA×η×t[cm-2]<5.6×1013x，其中，x表示所述载流子供应层的Al组分比例，t表示所述p型层的厚度，NA表示杂质浓度，以及η表示活化比率。
2. 根据权利要求l所述的场效应晶体管，其满足下面的关系表达式[数学公式2]<formula>formula see original document page 2</formula>
3. —种场效应晶体管，其包括由InyGa"yN ((KySl)构成的沟道层，其中形成二维电子气；由ALGa^N ((KM1)构成的载流子供应层，所述载流子供应层提 供在所述沟道层的上方并且包括至少一个P型层；以及源电极、漏电极和栅电极，所述源电极、漏电极和栅电极被设置 成通过所述p型层面向所述沟道层，并提供在所述载流子供应层的上 方，其中满足下面的表达式:xa<x1,其中，Xa表示与栅电极交界处的所述载流子供应层的Al组分比例， 以及^表示与所述沟道层交界处的A1组分比例；以及 满足下面的表达式 [数学公式3]其中，Xa表示Al组分比例，t表示所述p型层的厚度，NA表示杂质浓度， 以及T1表示活化比率。
4. 根据权利要求3所述的场效应晶体管，其满足下面的关系表达式[数学公式4]<formula>formula see original document page 3</formula>
5. 根据权利要求l-4中任一项所述的场效应晶体管，其中 所述栅电极被与所述源电极和所述漏电极一起提供在相同的平面上。
6. —种场效应晶体管，包括 由InyGa,.yN ((KySl)构成的沟道层；由AlxGa^N((K^1)构成的载流子供应层，所述载流子供应层提 供在所述沟道层的上方并且包括至少一个p型层；以及源电极、漏电极和栅电极，所述源电极、漏电极和栅电极设置成 通过所述p型层面向所述沟道层，并提供在所述载流子供应层上方，所 述栅电极形成为与通过去除所述载流子供应层的一部分形成的凹槽部 相接触，其中，满足下面的关系表达式 5.S"iD"x < NAx^xt [era—2] < 5.6乂1013》:，其中，t表示所述凹槽部和所述沟道层之间的所述p型层的厚度，NA 表示杂质浓度，以及ti表示活化比率。
7. —种场效应晶体管，其包括由InyGa,.yN (0Sy《1)构成的沟道层；由AlxGa^N (0^^1)构成的载流子供应层，所述载流子供应层提 供在所述沟道层上方并且包括至少一个p型层；以及源电极、漏电极和栅电极，所述源电极、漏电极和栅电极设置成 通过所述p型层面向所述沟道层，并提供在所述载流子供应层的上方， 所述栅电极形成为与通过去除所述载流子供应层的一部分形成的凹槽 部相接触，其中，满足下面的关系表达式其中，Xa表示与所述栅电极交界处的所述载流子供应层的Al组分 比例并且小于)C,, 表示与所述沟道层交界处的A1组分比例，t表示所 述凹槽部和所述沟道层之间的所述P型层的厚度，NA表示杂质浓度，以 及T1表示活化比率。
8. 根据权利要求1-7中任一项所述的场效应晶体管，其中，所述场效应晶体管具有负阈值电压。
全文摘要
公开了一种HJFET 110，其包括由In_yGa_1-yN(0≤y≤1)构成的沟道层12；由Al_xGa_1-xN(0≤x≤1)构成的载流子供应层13，所述载流子供应层13提供在所述沟道层12上方并且包括至少一个p型层；以及源电极15S、漏电极15D和栅电极17，它们设置成通过所述p型层面向所述沟道层12，并提供在所述载流子供应层13上方。满足下面的关系表达式5.6×10¹¹x＜N_A×η×t[cm^-2]＜5.6×10¹³x，其中x表示所述载流子供应层的Al组分比例，t表示所述p型层的厚度，N_A表示杂质浓度，以及η表示活化比率。
文档编号H01L21/338GK101416290SQ20078001203
公开日2009年4月22日 申请日期2007年3月29日 优先权日2006年3月29日
发明者中山达峰, 井上隆, 冈本康宏, 分岛彰男, 大田一树, 安藤裕二, 宫本广信, 村濑康裕, 黑田尚孝 申请人:日本电气株式会社