电容器装载型半导体器件的制作方法

专利名称：电容器装载型半导体器件的制作方法
技术领域：
本发明涉及在封装体中整体装载有用于去除半导体器件的噪声的电容 器的电容器装栽型半导体器件。
背景技术：
以往，在将半导体芯片装载在安装141而成的半导体器件中，为了吸 收噪声而在安装半导体器件的电路a上安装有芯片电容器。但是，在将 芯片电容器安装在电路M上时，半导体芯片与芯片电容器的布线长度会 变长。因此，噪声的吸收变得不充分，作为去耦电容器的性能下降。另夕卜， 包括芯片电容器从而具有不能使半导体器件整体小型化的问题。因此，正在进行通过在内装有电容器的内插件(interposer)或者半 导体芯片、与安装M之间配置具有电容器功能的元件，来用于实现小型 化的开发。例如，在特开2001-326305号爿;^艮(下面，记作"专利文献l")中， 公开了如下所述的结构。在专利文献l中，公开了在内插件的与突起电极形成面相反一侧的面 上形成了电容器的结构。由此，能够将组装在内插件的电容器配置在半导 体芯片的紧下方的极其接近的位置，所以能够充分发挥作为去耦电容器的 性能。另外，能够在内插件的制造时同时设置多个电容器，所以也能够降 低制造成本。另外，在特开2003-142624号>^才艮(下面，记作"专利文献2")中， 公开了内装旁路电容器(bypass condenser)等无源元件的内插件的制造方 法。在专利文献2中，公开了一种制造方法，包括将内装有无源元件的内插件形成在基体基板上的内插件形成工序，在形成在基体基板上的状态的内插件安装至少一个半导体芯片的半导体芯片安装工序，将基体I4l从 内插件分离、使内插件的另一个面露出的基体J4l分离工序，和经由从内插件的另一个面露出的电极衬垫(pad)将内插件安装在安装基板的内插 件安装工序。在该制造方法中，在到将半导体芯片安装在内插件为止的期间内，内 插件被固定在基体基板上。因此，内插件被基体M加强。另外，在去除 基体基板后也一样，由于安装有半导体芯片，所以该半导体芯片起到加强 功能。由此，能够一边防止内插件的制造工序中的变形、损伤， 一边实现 内装有旁路电容器的薄型的内插件。进而，在特开2004-55769号z^才艮(下面，记作"专利文献3")中， 公开了包括下述部件的结构安装基板，安装在其上的半导体芯片，和能 够在半导体芯片的高频区域进行稳定工作的电容器。而且，电容器与半导 体芯片下表面的电极衬垫电连接。另外，形成有电容器的M的厚度构成 为，比半导体芯片的突起电极的高度小或者相等。此时，电容器被制造在 硅、玻璃等具有平滑性的^上。而且，通过从基板侧研磨电容器等，使 基板的厚度比半导体芯片的安装在安装基板时的突起电极的高度小或者为 相同程度的高度。由此，能够使半导体芯片与电容器间的布线长度为最短 距离。在上述专利文献l中，在形成内插件时同时也形成电容器。作为该电 容器，使用STO (锶钛氧化物)等。但是，锶钛氧化物为了得到良好的电介质特性，必须在较高的温度下 形成，并且要求绝缘体基体材料的表面光滑。因此，作为绝缘体基体材料， 不是一般所使用的印刷a用的树脂基体材料，必须使用硅、玻璃或者聚 酰亚胺树脂等。另外，由于在绝缘体基体材料上形成电容器以及通孔、布 线图形等，制造工序变得复杂，而且提高成品率也比较困难。另夕卜，在专利文献2中，当在基体14l上形成内装有电容器的内插件、 并将半导体芯片安装在该内插件之后，去除基体基板而安装在安装基板上。即，该内插件除了形成作为内插件而必需的通孔、布线图形等，还必须形成电容器。因此，使用硅M作为基体基板，形成BST膜(钡锶钛氧化膜) 作为电容器用的电介质膜。因此，在专利文献2中也一样，内插件的制造 工序变得复杂，不能提高成品率。上述专利文献1 、专利文献2公开了在内插件中内装有电容器的结构。 但是，制造内插件的工序如上所述变得复杂，所以不能提高成品率，难以 低成本地制造内插件。与此相对，专利文献3是在半导体芯片和安装 1之间配置有薄膜电 容器的结构。即，将仅形成有薄膜电容器的a配置在半导体芯片和安装 基板之间来安装，所以制造工序也变得简单。然而，薄膜电容器使用硅基板、玻璃J41，并形成于其上。因此，必 须分别正确地控制半导体芯片的突起电极的高度和形成薄膜电容器的硅基 板的厚度。例如，在形成有薄膜电容器的硅基板的厚度变厚时，会出现半 导体芯片因倒装芯片(flip chip)安装时的加压力而使电路形成面受到损伤 的情况。另外，向半导体芯片和安装141之间可靠地填充底部填充(under fill)树脂也变得困难，具有可信赖性降低的问题。发明内容本发明的电容器装栽型半导体器件，其结构是，包括半导体芯片， 其设置有多个电极端子；薄片状M，其具有膜状电容器；和安装基板， 其在一方的表面，具有与半导体芯片的电极端子相对应地配置的芯片连接 端子和与薄片状^的膜状电容器的一方的电极端子相对应地配置的接地端子，在另一方的表面，具有与芯片连接端子和接地端子相连接、用于安装到外部J^1的外部连接端子；其中，薄片状M净皮插入在半导体芯片与 安装基板之间；半导体芯片的电极端子和芯片连接端子被连接起来；膜状 电容器的一方的电极端子与接地端子相连接，另一方的电极端子与半导体 芯片的电极端子中预先设定的电极端子相连接。通过该构成，即使将具有电容器的薄片状 1插入半导体芯片与安装基板之间，也能使半导体器件的高度为与以往的构成相同的程度。其结果为，能实现薄型且小型、并且能防止噪声的内装有电容器的半导体器件。另外，因为与安装基板分别地形成具有膜状电容器的薄片状基板，因此能使各自的制造工序简化，并能使成品率提高。而且，通过对它们进行检查，仅使用合格品，也能使半导体器件的成品率提高，故能实现低成本 的半导体器件。


图1A是在从本发明的第一实施方式所涉及的电容器装载型半导体器 件去除密封树脂的状态下从半导体芯片侧观察的俯视图。图1B是在本发明的第一实施方式所涉及的电容器装载型半导体器件 形成了密封树脂的状态下的沿着图1A的1B-1B线剖开的剖视图。图2A是作为本发明的第一实施方式所涉及的电容器装载型半导体器 件的构成要件的半导体芯片的俯视图。图2B是作为本发明的第一实施方式所涉及的电容器装载型半导体器 件的构成要件的薄片状M的俯视图。图2C是作为本发明的第一实施方式所涉及的电容器装载型半导体器 件的构成要件的安装基板的俯视图。图3A是在本发明的第一实施方式所涉及的电容器装载型半导体器件 的薄片状a的制造方法中、在薄片基体材料上形成了下层电极膜和另一 方的电极端子的状态的俯视图。图3B是在本发明的第一实施方式所涉及的电容器装载型半导体器件 的薄片状基板的制造方法中、形成了电介质膜的状态的俯^f见图。图3C是在本发明的第一实施方式所涉及的电容器装载型半导体器件 的薄片状基板的制造方法中、形成了上层电极膜和一方的电极端子的状态 的俯视图。图4A是沿着图3A的4A-4A线剖开的剖视图。 图4B是沿着图3B的4B-4B线剖开的剖视图。图4C是沿着图3C的4C-4C线剖开的剖视图。图5是在本发明的第一实施方式所涉及的电容器装载型半导体器件的 两面设置了膜状电容器的结构的薄片状基板的剖视图。图6是用于说明本发明的第二实施方式所涉及的电容器装载型半导体 器件的结构的剖3见图。图7A是在本发明的第二实施方式所涉及的电容器装载型半导体器件 中、表示半导体芯片的形状的俯视图。图7B是沿着图7A的7B-7B线剖开的剖视图。图8A是在本发明的第二实施方式所涉及的电容器装载型半导体器件 中、表示薄片状基板的形状的俯视图。图8B是沿着图8A的8B-8B线剖开的剖视图。图9A是在本发明的第二实施方式所涉及的电容器装栽型半导体器件 的薄片状J41的制造方法中、在薄片基体材料上形成了下层电极膜和另一 方的电极端子的状态的俯视图。图9B是在本发明的第二实施方式所涉及的电容器装栽型半导体器件 的薄片状基板的制造方法中、形成了电介质膜的状态的俯视图。图9C是在本发明的第二实施方式所涉及的电容器装载型半导体器件 的薄片状基板的制造方法中、形成了上层电极膜和一方的电极端子的状态 的俯视图。图IOA是表示在本发明的第二实施方式所涉及的电容器装栽型半导体 器件中、在半导体芯片的形成有电极端子的面上粘贴有薄片状J41的状态 的俯视图。图IOB是沿着图IOA的10B-10B线剖开的剖视图。图11是用于说明本发明的第三实施方式所涉及的电容器装载型半导 体器件的结构的剖视图。图12是在本发明的第三实施方式所涉及的电容器装载型半导体器件 中、在半导体芯片的电路形成面上粘贴了薄片状基板的状态的俯视图。图13A是在本发明的第三实施方式所涉及的电容器装载型半导体器件的薄片状J^的制造方法中、在薄片基体材料上形成了下层电极膜和另一 方的电极端子的状态的俯视图。图13B是在本发明的第三实施方式所涉及的电容器装载型半导体器件 的薄片状基板的制造方法中、形成了电介质膜的状态的俯视图。图13C是在本发明的第三实施方式所涉及的电容器装载型半导体器件 的薄片状141的制造方法中、形成了上层电极膜和一方的电极端子的状态 的俯视图。图14A是作为本发明的第四实施方式所涉及的电容器装载型半导体器 件的构成要件的薄片状基板的俯视图。图14B是作为本发明的第四实施方式所涉及的电容器装载型半导体器 件的构成要件的薄片状基板的其他的例子的俯视图。符号说明10、 50、卯电容器装载型半导体器件 12、 52、 92:半导体芯片 14、 54:硅基板16、 18、 56、 58、 60、 95、 96、 97:电极端子20、 64、 100、 140、 160:薄片状基板22、 66、 102:薄片基体材料24、 68、 104:下层电极膜24a、 68a、 104a:另一方的电极端子24d:过孔(via )26、 72、 106:电介质膜28、 74、 108:上层电极膜28a:共用连接部28b:延伸部28c、 74a、 108a: —方的电极端子 30、 76、 110:膜状电容器 32、 80、 120:安装基板34:基体材料36a、 36b、 84、 124:芯片连接端子 36c、 89、 125:接地端子38、 86、 126:外部连接端子39、 62、 88、 98、 128:突起电极40、 42、 44:引线 46:密封树脂70、 112:贯通孔78:无效(dummy )端子130:导电性连接部件132:底部填充树脂150:膜状电感器150a、 170a:第一电极端子150b、 170b:第二电极端子170:膜状电阻器具体实施方式
下面，参照附图对本发明的实施方式进行说明。另外，在下面的附图 中，对于相同要件标以相同符号，有时将说明省略。 (第一实施方式)图1A是在从本发明的第一实施方式所涉及的电容器装载型半导体器件去除密封树脂的状态下从半导体芯片侧观察的俯视图；图IB是沿图lA的IB-IB线剖开的剖视图。另外，从图2A到图2C是表示作为电容器装载型半导体器件10的构 成要件的半导体芯片12、薄片状M20以及安装J4132的结构的俯视图， 图2A表示的是半导体芯片，图2B表示的是薄片状J41，图2C表示的是 安装基板。本实施方式所涉及的电容器装栽型半导体器件10包括设置有多个电极端子16、 18的半导体芯片12,具有通过膜形成方式制造的多个膜状电 容器30的薄片状14120，和具有用于安装在外部M的外部连接端子38 的安装J4132。而且，在安装M32的一方的表面，包括与半导体芯片 12的电极端子16、 18相连接、与该电极端子16、 18相对应地配置的芯片 连接端子36a、 36b。进而，包括与薄片状M20的膜状电容器30的一方 的电极端子28c相连接、与该电极端子28c相对应地配置的接地端子36c。 另夕卜，在安装J4132的另一方的表面，包括将设置在该一方的表面的芯片 连接端子36a、 36b与接地端子36c连接的外部连接端子38,经由其而安 装在外部M上。另外，安装基板32还包括设置在外部连接端子38上的 突起电极39。另外，薄片状M20，被插入在半导体芯片12与安装基板32之间。 而且，将半导体芯片12的电极端子16、 18与安装J4132的芯片连接端子 36a、 36b连接。进而，膜状电容器30的一方的电极端子28c与安装M 32的接地端子36c相连接，另一方的电极端子24a与半导体芯片12的电 极端子16、 18中的预先设定的电极端子16相连接。进而，本实施方式的电容器装载型半导体器件10如图1A所示，以薄 片状基板20的膜状电容器30的另一方的电极端子24a和一方的电极端子 28c以及安装M 32的芯片连接端子36a、 36b和接地端子36c分别露出 的配置而构成。在这样配置之后，半导体芯片12的电极端子16、 18与安 装基板32的芯片连接端子36a、 36b，膜状电容器30的一方的电极端子28c 与安装M 32的接地端子36c，膜状电容器30的另一方的电极端子24a 与半导体芯片12的电极端子16,分别通过引线40、 42、"相连接。另外，为了对这些引线40、 42、 44以及半导体芯片12进行保护，如 图1B所示配置有密封树脂46。另外，在安装基板32的外部连接端子38， 为了容易安装在电路基板上而设置有突起电极39。下面，更详细地对本实施方式的电容器装载型半导体器件进行说明。如图2A所示，半导体芯片12在本实施方式中在珪基板14上通过公 知的半导体加工形成有电路(未图示)。然后，在珪基&H的宽度方向的两端部设置多个用于将该电路与安装H132连接的电极端子16、 18。在 这多个电极端子16、 18中，电极端子16是需要通过电容器防止噪声的电 极端子，它是预先设定的电极端子。如图1A、图1B以及图2B所示，薄片状J4120具有比半导体芯片12 大的形状。而且，在薄片状14120的与半导体芯片12的预先设定的电极 端子16相对应的位置，配置有膜状电容器30的另一方的电极端子24a。 进而，在薄片状基板20的长度方向的两端部配置有膜状电容器30的一方 的电极端子28c。另外，对于薄片状基板20的详细构造在后面叙述。如图2C所示，安装I4132具有比薄片状K20大的形状。从而， 在将薄片状^ 20配置并粘接固定在安装g 32上时，芯片连接端子 36a、 36b、接地端子36c露出。另外，芯片连接端子36a、 36b、接地端子 36c被分别配置在与薄片状141 20以及半导体芯片12的电极端子相对应 的位置。另外，芯片连接端子36a、 36b、接地端子36c与设置在背面的外 部连接端子38分别通过未图示的布线图形和过孔而连接。另夕卜，在外部连 接端子38形成有突起电极39。作为这样的安装基板32的基体材料34，可使用例如玻璃环氧树脂基 体材料、芳香族聚酰胺树脂基体材料等树脂基体材料或者陶瓷基体材料。 使用这样的基体材料，在表面、背面或者进而在内层部也形成布线层，从 而制造安装基板32。将具有上述的结构的安装14132、薄片状^加以及半导体芯片l2 按照这个顺序位置对合地粘接固定。然后，通过引线键合方式，将半导体 芯片12的电极端子16、 18与芯片连接端子36a、 36b，膜状电容器30的 一方的电极端子28c与接地端子36c,膜状电容器30的另一方的电极端子 24a与半导体芯片12的电极端子16,分别通过引线40、 42、 44相连接。此时，对于与膜状电容器30相连接的电极端子16，在连接在膜状电 容器30的另 一方的电极端子24a之后，将另 一方的电极端子24a与安装基 板32的芯片连接端子36a连接，由此电极端子16与芯片连接端子36a被 直接电连接。另一方面，该电极端子16与膜状电容器30的另一方的电极端子24a相连接，该另一方的电极端子24a从膜状电容器30的下层电极膜 24延伸。另外， 一方的电极端子28c与膜状电容器30的上层电极膜28经 由上层电极膜28的共用连接部28a和延伸部28b而连接。另外，膜状电容 器30是由下层电极膜24、电介质膜26以及上层电极膜28层叠起来而构 成的。上述那样预先设定的电极端子16被直接连接在芯片连接端子36a。另 外，电极端子16，经由另一方的电极端子24a连接在膜状电容器30，进而 通过一方的电极端子28c连接在接地端子36c。从图3A到图3C是用于说明薄片状^20的制造方法的主要的工序 的俯视图。图3A是表示在薄片基体材料22上形成了下层电极膜24和另 一方的电极端子24a的状态的俯视图；图3B是表示形成了电介质膜26的 状态的俯视图；图3C是表示形成了上层电极膜28和一方的电极端子28c 的状态的俯视图。另外，图4A是沿着图3A的4A-4A线剖开的剖视图；图4B是沿着图 3B的4B-4B线剖开的剖4见图；图4C是沿着图3C的4C-4C线剖开的剖视 图。首先，如图3A与图4A所示，在薄片基体材料22上，通过例如'减射 而形成铝(Al)、铜(Cu)等金属薄膜。然后，通过光刻加工和蚀刻加工 制造预定形状的图形。另外，也可以是通过^f吏用掩模的成膜方式、与薄膜 制造同时形成预定的图形的方法。在这里，作为薄片基体材料22，只要是具有柔软性、表面平滑且具有 耐热性的绝缘材料，都可以没有制约地使用。例如，聚酰亚胺薄膜满足上 述条件，是优选的材料之一。该聚酰亚胺薄膜的厚度优选为10 |i m至100 jam左右的范围。接下来，如图3B和图4B所示，以覆盖下层电极膜24的方式形成电 介质膜26。作为电介质膜26,可以使用例如PZT膜(铅锆钛氧化膜)、 BST膜(钡锶钬氧化膜)、STO膜(锶钛氧化膜)、氧化钽膜(Ta2Os膜)、 氮化硅膜(Si3N4膜)等，用作薄膜电容器的材料。然后，它们通过例如溅射方式、溶胶凝胶方式、离子束蒸镀方式、电子束蒸镀方式、化学汽相成膜方式(CVD)或者等离子CVD方式等成膜，通过光刻加工和蚀刻加工 进行加工，由此形成为预定形状。接下来，如图3C和图4C所示，形成上层电极膜28。该上层电极膜 28,经由共用连接部28a将所有的膜状电容器30—起连接。进而，从共用 连接部28a设置的延伸部28b与一方的电极端子28c相连接。另外，上层 电极膜28、共用连接部28a、延伸部28b以及一方的电极端子28c，通过 相同的材料以及制造方式 一起形成。上层电极膜28也可以使用与下层电极膜24同样的材料，使用同样的 成膜方法和加工方法加工。另外，在通过光刻加工和蚀刻加工形成上层电 极膜28的情况下，在上层电极膜28的蚀刻加工时，下层电极膜24、电介 质膜26优选选择药液或蚀刻气体不能腐蚀的材料。另外，也可以通过镀敷 而在共用连接部28a、延伸部28b等进一步形成用于降低电阻值的铜(Cu ) 等金属膜。另外，如本实施方式所示，在最终通过引线连接时，优选将另一方的 电极端子24a和一方的电极端子28c的表面通过铝(Al)或金(Au )覆盖。如上所述，本实施方式的电容器装载型半导体器件IO，将形成有必要 个数的膜状电容器30的薄片状a20插入配置在半导体芯片12与安装基 板32之间。因此，与使用芯片电容器的情况相比，能够减小占电路M的 面积，所以能够使电路基板更小型。另外，不需要为了形成为上述结构而对半导体芯片12进行特别的加 工。进而，能够将安装基敗32和具有膜状电容器30的薄片状基板20分开 制造，所以能够使制造工序简单化，提高制造成品率。其结果，能够仅使 用安装基板32和薄片状基板20的合格品制造电容器装载型半导体器件 10，所以能够提高整体的成品率。另外，在本实施方式中，以膜状电容器的一方的电极端子连接于设置 于安装M的接地端子的构成为例进行了说明，但不限于此。例如，在半 导体芯片具有接地端子时，也可以将一方的电极端子连接于该半导体芯片的接地端子。即，由于半导体芯片的接地端子连接于安装M的设置于相对应的位置的接地端子，因此也可以为上述那样的连接构成。另外，在本实施方式中，以半导体芯片的电极端子沿着长度方向设置的结构为例进行了说明，但并不局限于此。例如，也可以将电极端子设置 在半导体芯片的四边。另外，在本实施方式中，以将膜状电容器仅形成在薄片状基板的一个面的例子进行了说明，但并不局限于此。例如，如图5所示，也可以在薄 片基体材料22的两个面形成膜状电容器30，经由过孔24d等将一方的电 极端子与另一方的电极端子连接。通过该结构，能够更多地制造膜状电容 器30。而且，即使在预先设定的电极端子有多个的情况下、需要较大的电 容值的情况下，也能够充分地应对。 (第二实施方式)图6是用于说明本发明的第二实施方式所涉及的电容器装载型半导体 器件50的结构的剖^L图。图7A是表示该实施方式所涉及的电容器装载型半导体器件50的半导 体芯片52的形状的俯视图；图7B是沿着图7A的7B-7B线剖开的剖视图。图8A是表示该实施方式所涉及的电容器装栽型半导体器件50的薄片 状基板64的形状的俯视图；图8B是沿着图8A的8B-8B线剖开的剖视图。从图9A到图9C是用于说明该实施方式所涉及的电容器装载型半导体 器件50的薄片状M 64的制造方法的俯视图。图9A是在薄片基体材料 66上形成了下层电极膜68和另一方的电极端子68a的状态的俯视图；图 9B是在其上形成了电介质膜72的状态的俯视图；图9C是形成了上层电 极膜74和一方的电极端子74a的状态的俯视图。图IOA是表示在半导体芯片52的形成有电极端子56、 58、 60的面上 粘贴有薄片状脉64的状态的俯视图；图10B是沿着图10A的10B-10B 线剖开的剖视图。下面，使用图6到图10B，对本实施方式所涉及的电容器装载型半导 体器件50的结构进行说明。如以图6为主所表示那样，本实施方式所涉及的电容器装载型半导体 器件50包括设置有多个电极端子56、 58、 60的半导体芯片52，具有通 过膜形成方式制造的多个膜状电容器76的薄片状^ 64，和安装在外部 基板的安装皿80。而且，在安装^別的一方的表面，包括与半导体 芯片52的电极端子56、 58、 60相对应地配置的芯片连接端子84和与薄片 状基板64的膜状电容器76的一方的电极端子74a相对应地配置的接地端 子89。进而，在安装基板80的另一方的表面，包括与芯片连接端子84和 接地端子89相连接的、用于安装在外部基敗的外部连接端子86。另外， 安装基板80还包括设置在外部连接端子86上的突起电极88。另外，薄片状14164,被插入在半导体芯片52与安装M 80之间。 从而，半导体芯片52的电极端子56、 58与芯片连接端子84连接在一起。 进而，膜状电容器76的一方的电极端子74a与接地端子89连接，另一方 的电极端子68a与半导体芯片52的电极端子56、 58中的预先设定的电极 端子56相连接。另外，在半导体芯片52，在电极端子56、 58、 60的表面还i殳置有突 起电极62。另外，薄片状^64在与突起电极62相对应的位置具有贯通 孔70， 一方的电极端子74a以及另一方的电极端子68a延伸到贯通孔70 地形成。而且，薄片状J4！64被粘贴在半导体芯片52的突起电极62的形成面， 并且在薄片状皿64的贯通孔70内插入有半导体芯片52的突起电极62。 此时，突起电极62比薄片状J4164突出，该突出出来的突起电极62与芯 片连接端子84、接地端子89连接在一起。另外，薄片状基板64在本实施 方式中为与半导体芯片52相同的外形。在这样地在半导体芯片52上粘贴有薄片状基板64的状态下，如图6 所示那样位置对合地固定在安装基板so上，将突起电极62与安装J4！ so 的芯片连接端子84通过导电性连接部件130连接。进而，注入底部填充树 脂132来包住连接部，并使底部填充树脂132固化。在安装基板80，设置 有与芯片连接端子84相连接的外部连接端子86，通过设置在该外部连接端子86的表面的突起电极88而安装在外部电路基tl上。另外，作为导电 性连接部件130，可以使用例如导电性粘接剂、焊料等。本实施方式所涉及的电容器装载型半导体器件50中，薄片状基敗64 的外形与半导体芯片52相同，所以即^^安装在安装基板80上也较小。另 外，相对于半导体芯片52，不需要特别的加工，所以能够低成本地制造。另外，为了保护薄片状J4164的膜状电容器76可以设置保护膜，但 也可以不特意设置保护膜，而通过底部填充树脂132保护。另外，如图7A和图7B所示，半导体芯片52在本实施方式中在硅基 板54上通过公知的半导体加工形成有电路(未图示)。而且，在硅皿 54的外周部设置有多个用于将该电路与安装基板80连接的电极端子56、 58、 60。在这多个电极端子56、 58、 60中，电极端子56是需要通过电容 器防止噪声的电极端子，它是预先设定的电极端子。进而，电极端子60 为接地端子，与安装基板80的接地端子89相连接。另外，如图8A和图8B所示，薄片状基板64为与半导体芯片52相同 的外形，在要设置半导体芯片52的突起电极62的位置形成有贯通孔70。下面，使用图9A到图9C，对上述薄片状J4164的详细构造以及制 造方法进行说明。首先，如图9A所示，在薄片基体材料66上，通过例如溅射而形成铝 (AI)、铜(Cii)等金属薄膜。然后，通过光刻加工和蚀刻加工制造预定 形状的图形。另外，也可以是通过4吏用掩模的成膜方式、与薄膜制造同时 形成预定的图形的方法。在这里，作为薄片基体材料66，只要是具有柔软性、表面平滑且具有 耐热性的绝缘材料，都可以没有制约地使用。例如，聚酰亚胺薄膜满足上 述条件，是优选的材料之一。该聚酰亚胺薄膜的厚度优选为10 ju m至100 jam左右的范围。接下来，如图9B所示，以覆盖下层电极膜68的方式形成电介质膜72。 作为电介质膜72，可以通过与第一实施方式相同的材料以及制造方法形 成。例如，可以使用PZT膜(铅锆钬氧化膜)、BST膜(钡锶钛氧化膜)、STO膜(锶钛氧化膜)、氧化钽膜(Ta20s膜)、氮化硅膜(SbN4膜)等， 用作薄膜电容器的材料。它们通过例如溅射方式、溶胶凝胶方式、离子束 蒸镀方式、电子束蒸镀方式、化学汽相成膜方式(CVD)或者等离子CVD 方式等成膜，通过光刻加工和蚀刻加工进行加工，由此形成为预定形状。接下来，如图9C所示，形成上层电极膜74。该上层电极膜74在本实 施方式中形成为将两个膜状电容器76—起连接，并延伸到一方的电极端 子74a。另外，上层电极膜74与一方的电极端子74a，通过相同的材料以 及制造方式一起形成。上层电极膜74也可以使用与下层电极膜68同样的材料，使用同样的 成膜方法和加工方法加工。另外，在通过光刻加工和蚀刻加工形成上层电 极膜74的情况下，在上层电极膜74的蚀刻加工时，下层电极膜68、电介 质膜72优选选择药液或蚀刻气体不能腐蚀的材料。通过上面的工序，形成了包括下层电极膜68、电介质膜72以及上层 电极膜74的膜状电容器76。另外，在本实施方式中，在与半导体芯片52的电极端子56、 60相连 接的另 一方的电极端子68a以及一方的电极端子74a以外的包围贯通孔70 的区域也设置无效端子78。通过i殳置该无效端子78，在连接安装基板80 的芯片连接端子84与突起电极62时，该无效端子78也通过导电性连接部 件130粘接固定，所以能够提高机械性的连接可靠性。另外， 一方的电极端子74a与另一方的电极端子68a，优选其表面层 至少为相同材料。进而，为了降低从上层电极膜74到一方的电极端子743 的电阻值，可以镀敷铜(Cu)等金属膜。另外，从图10A的俯视图可知，薄片状g64与半导体芯片52为相 同的外形，所以半导体芯片52只能看见被插入贯通孔70的突起电极62。另外，在薄片状基板64，按照下层电极膜68、电介质膜72以及上层 电极膜74的顺序将它们形成，并设置有多个械力口工成预定的形状而制造的 膜状电容器76。另外，对于膜状电容器76而言，半导体芯片52的预先设 定的电极端子56与从下层电极膜68延伸的另 一方的电极端子68a相连接，从上层电极膜74延伸的一方的电极端子74a与半导体芯片52的作为接地 端子的电极端子60相连接。另外，半导体芯片52的突起电极62，被插入薄片状J^L64的贯通孔 70，比薄片状基板64突出。然后，以在半导体芯片52上粘贴薄片状14164、从贯通孔70使突起 电极62露出的状态，如上述那样与安装M80位置对合地进行固定，将 突起电极62与安装基板80的芯片连接端子84通过导电性连接部件130 连接。此时， 一方的电极端子74a与另一方的电极端子68a，通过连接突起 电极62和芯片连接端子84的导电性连接部件130，与突起电极62和芯片 连接端子84的连接同时地，被连接在接地端子89以及预先设定的电极端 子56、 60。另夕卜，作为导电性连接部件130，可以使用例如导电性粘接剂、 焊料等。然后，注入底部填充树脂132来包住连接部，并^f吏底部填充树脂132 固化，就得到了图6所示的本实施方式所涉及的电容器装栽型半导体器件 50。另外，在本实施方式中，以膜状电容器仅形成在薄片状a的一个面 的例子进行了说明，但并不局限于此。例如，与第一实施方式同样，也可 以在薄片基体材料的两个面形成膜状电容器，经由过孔等连接到一方的电 极端子与另一方的电极端子。通过该结构，能够更多地制造膜状电容器。 而且，即使在预先设定的电极端子有多个的情况下、需要较大的电容值的 情况下也能够充分地应对。 (第三实施方式)图11是用于说明本发明的第三实施方式所涉及的电容器装载型半导 体器件卯的结构的剖视图。图12是在半导体芯片92的电路形成面上粘贴了薄片状J41100的状 态的俯4见图。从图13A到图13C是用于说明该实施方式所涉及的电容器装栽型半导体器件90的薄片状基板100的制造方法的俯视图。图13A是在薄片基体 材料102上形成了下层电极膜104和另 一方的电极端子104a的状态的俯浮见 图；图13B是在其上形成了电介质膜106的状态的俯视图；图13C是形成 了上层电极膜108和一方的电极端子108a的状态的俯视图。另外，图11 表示的是以图12所示的11-11线的位置为基准剖切时的剖面部。下面，使用图ll到图13C，对本实施方式所涉及的电容器装载型半导 体器件卯的结构进行说明。如以图11为主所表示那样，本实施方式所涉及的电容器装载型半导体 器件90包括设置有多个电极端子95、 96、 97的半导体芯片92，具有通 过膜形成方式制造的多个膜状电容器110的薄片状基板100，和安装在外 部M的安装基板120。而且，在安装J4！ 120的一方的表面，包括与半 导体芯片92的电极端子95、 96、 97相对应地配置的芯片连接端子124和 与薄片状J4！ 100的膜状电容器110的一方的电极端子108a相对应地配置 的接地端子125。进而，在安装基板120的另一方的表面，包括与芯片连 接端子124和接地端子相连接的、用于安装在外部M的外部连接端子 126。另外，安装基板120还包括设置在外部连接端子126上的突起电极 128。在这里，半导体芯片92的电极端子95、 96、 97被分为连接在膜状 电容器110的另 一方的电极端子104a与芯片连接端子124双方的电极端子 95，连接在一方的电极端子108a与安装基敗120的接地端子双方的电极端 子97，和直接连接在芯片连接端子124的电极端子96。这里，电极端子 95是预先设定的电极端子，电极端子97是接地端子。然后，如从图12的俯视图可知地那样，薄片状MlOO,其中的连接 在半导体芯片92的电极端子95、97的区域以外的电极端子96的区域被形 成缺口，半导体芯片92的电极端子96与突起电极98露出。即，薄片状基 板100比半导体芯片92的外形小，并且至少4吏形成有贯通孔的这一部分的 薄片状M 100延伸到半导体芯片92的外形地设置，其中所述贯通孔中插 入有电极端子95、 97的突起电极98。下面，使用图13A到图13C,对上述薄片状皿100的详细构造以及 制造方法进行说明。首先，如图13A所示，在薄片基体材料102上，通过例如'减射而形成 铝(Al)、铜(Cu)等金属薄膜。然后，通过光刻加工和蚀刻加工以预定 形状的图形制造下层电极膜104和另一方的电极端子104a。另外，也可以 是通过使用掩^f莫的成膜方式、与薄膜制造同时形成这些图形的方法。在这里，作为薄片基体材料102，只要是具有柔软性、表面平滑且具 有耐热性的绝缘材料，都可以没有制约地使用。例如，聚酰亚胺薄膜满足 上述条件，是优选的材料之一。该聚酰亚胺薄膜的厚度优选为10 M m至100 ja m左右的范围。接下来，如图13B所示，以覆盖下层电极膜104的方式形成电介质膜 106。作为电介质膜106，可以通过与第一实施方式以及第二实施方式相同 的材料以及制造方法形成。例如，可以使用PZT膜(铅锆钛氧化膜)、 BST膜(钡锶钛氧化膜)、STO膜(锶钛氧化膜)、氧化钽膜(Ta2Os膜)、 氮化硅膜(Si3N4膜)等，用作薄膜电容器的材料。它们通过例如溅射方式、 溶胶凝胶方式、离子束蒸镀方式、电子束蒸镀方式、化学汽相成膜方式 (CVD)或者等离子CVD方式等成膜，通过光刻加工和蚀刻加工进行加 工，由此形成为预定形状。接下来，如图13C所示，形成上层电极膜108。该上层电极膜108在 本实施方式中形成为将两个膜状电容器110—起连接，并延伸到一方的 电极端子108a。另外，上层电极膜108与一方的电极端子108a，通it^目同 的材料以及制造方式一起形成。上层电极膜108也可以使用与下层电极膜104同样的材料，使用同样 的成膜方法和加工方法加工。另外，在通过光刻加工和蚀刻加工形成上层 电极膜108的情况下，在上层电极膜108的蚀刻加工时，下层电极膜104 以及电介质膜106优选选择药液或蚀刻气体不能腐蚀的材料。通过上面的工序，形成了包括下层电极膜104、电介质膜106以及上 层电极膜108的膜状电容器110。即，在本实施方式中，其特征在于薄片状基敗100的另一方的电极 端子104a与一方的电极端子108a以外的电极端子96的区域被形成缺口 。 因此，贯通孔112仅设置在另一方的电极端子104a与一方的电极端子 108a。另外， 一方的电极端子108a与另一方的电极端子104a，优选其表面 层至少为相同材料。进而，为了降低从上层电极膜108到一方的电极端子 108a的电阻值，可以镀敷铜(Cu)等金属膜。然后，如图12所示，以在半导体芯片92上粘贴有薄片状基板100的 状态，如图11所示那样位置对合并固定在安装J41 120上，将突起电极 98与安装M 120的芯片连接端子124通过例如导电性粘接剂等导电性连 接部件130连接。进而，注入底部填充树脂132来包住连接部，并使底部 填充树脂132固化。另外，在安装基板120，设置有与芯片连接端子124 相连接的外部连接端子126，通过设置在该外部连接端子126的表面的突 起电极128而安装在外部电路基板上。本实施方式所涉及的电容器装载型半导体器件中，薄片状MlOO比 半导体芯片92的外形小，所以即使安装在安装^L1加上也较小。另夕卜， 相对于半导体芯片92，不需要特别的加工，所以能够低成本地制造。另外，为了保护薄片状基板100的膜状电容器110可以设置保护膜， 但也可以不特意设置保护膜，而通过底部填充树脂132保护。在本实施方式所涉及的电容器装载型半导体器件中，设置在薄片状基 板的贯通孔，仅设置在膜状电容器的一方的电极端子和另一方的电极端子， 所以在将薄片状基板粘贴在半导体芯片时，能够将突起电极容易地插入贯 通孔。因此，能够使作业简单化。 (第四实施方式)图14A是表示作为本发明的第四实施方式所涉及的电容器装栽型半导 体器件的构成要件的薄片状基&的结构的俯碎见图。另外，第四实施方式所 涉及的电容器装栽型半导体器件，对于薄片状M以外的结构，与第一实 施方式相同。因此，参照图1A,对相同构成要件使用相同符号来说明，薄片状J41以外的构成要件的说明从略。如图14A所示，本实施方式所涉及的薄片状基t1140，包括通过膜形 成方式制造的膜状电容器30和膜状电感器150。在这里，膜状电感器150 具有第一电极端子150a和第二电极端子150b。而且，膜状电感器(L)150 的第一电极端子150a，与图1A所示的半导体芯片12的电极端子16、 18 中的预先设定的电极端子16相连接，第二电极端子150b与膜状电容器(C) 30的另一方的电极端子24a或者下层电极(未图示)相连接。进而，膜状 电容器30的另一方的电极端子24a，与安装皿32的芯片连接端子36a 相连接。在这里，所谓预先设定的电极端子16，是半导体芯片12的电源 端子、需要进行外部噪声的抑制的电源端子以及需要进行信号传送的频率 范围的限制的电源端子。通过上述，在半导体芯片12的预先设定的电极端子16的输出级，除 了附加由膜状电容器30进行的噪声防止功能，还在薄片状Ml40上，形 成所谓LC滤波器(filter)。由此，得到了用于噪声防止的滤波器功能。在这里，膜状电感器150是这样形成的通过例如賊射方式、离子束 蒸镀方式、电子束蒸镀方式、化学汽相成膜方式(CVD )或者等离子CVD 方式等，形成例如铜(Cu)、钛(Ti)、钯(Pd)、镍(Ni)、铂(Pt)、 金(Au)等的单体或层叠膜的膜，并4吏用光刻加工和蚀刻加工，形成成为 预定电感器的导体图形。上面，以曲折(meander)形状的导体图形进行 了表示，但也可以形成为线圏形。另外，在本实施方式中，以将膜状电感器和膜状电容器串联连接的例 子进行了说明，但也可以并联连接。由此，能够构成具有必要的特性的LC 滤波器。另外，在本实施方式中，以将膜状电感器的笫一电极端子连接在半导 体芯片的电极端子上的例子进行了说明，但并不局限于此。例如，也可以 是这样的结构将连接在膜状电感器的第二电极端子上的膜状电容器的另 一方的电极端子与半导体芯片的电极端子相连接，将膜状电感器的第一电 极端子连接在安装a的芯片连接端子上。进而，除了 LC滤波器构成以外，与膜状电容器相同，也可以单独使用膜状电感器。由此，能够应用于 多样的特性，能够实现噪声防止功能等。下面，使用图14B,对本发明的第四实施方式所涉及的电容器装栽型 半导体器件中所使用的薄片状基板的其他的例子进;f亍说明。图14B是表示作为本发明的第四实施方式所涉及的电容器装栽型半导 体器件的构成要件的薄片状^i4l的其他的例子的俯视图。薄片状J41160， 代替图14A所示的薄片状M 140的膜状电感器150，设置有膜状电阻器 170。如图14B所示，薄片状基板160，包括通过膜形成方式制造的膜状电 容器30和膜状电阻器170。在这里，膜状电阻器170具有第一电极端子170a 和第二电极端子170b。而且，膜状电阻器(R) 170的第一电极端子170a， 与图1A所示的半导体芯片12的电极端子16、 18中的预先"^殳定的电极端 子16相连接，第二电极端子170b与膜状电容器(C) 30的另一方的电极 端子24a或者下层电极(未图示)相连接。进而，膜状电容器30的另一方 的电极端子24a，与安装^32的芯片连接端子36a相连接。在这里，所 谓预先设定的电极端子16，是半导体芯片12的电源端子、需要进行外部 噪声的抑制的电源端子以及需要进行信号传送的频率范围的限制的电源端 子。通过上述，在半导体芯片12的预先设定的电极端子16的输出级，除 了附加由膜状电容器30进行的噪声防止功能，还在薄片状基板160上，形 成所谓RC滤波器。由此，得到了用于噪声防止的滤波器功能。在这里，膜状电阻器170是这样形成的通过例如溅射方式、离子束 蒸镀方式、电子束蒸镀方式、化学汽相成膜方式(CVD )或者等离子CVD 方式等，形成例如氮化钽(TaN)、镍铬系合金、铂(Pt)等的膜，并使 用光刻加工和蚀刻加工，形成成为预定电阻值的电阻图形。另外，上面，以将膜状电阻器与膜状电容器串联连接的例子进行了说 明，但也可以并联连接。由此，能够构成具有必要的特性的RC滤波器。另外，上面，以将膜状电阻器的第一电极端子连接在半导体芯片的电极端子上的例子进行了说明，但并不局限于此。例如，也可以是这样的结构将连接在膜状电阻器的第二电极端子上的膜状电容器的另一方的电极 端子与半导体芯片的电极端子相连接，将膜状电阻器的第一电极端子连接 在安装a的芯片连接端子上。另夕卜，在本实施方式中，使用图14A或图14B，以LC滤波器以及RC 滤波器的结构为例进^f亍了说明，但并不局限于此。例如，也可以在薄片状 !4B殳置膜状电容器、膜状电感器以及膜状电阻器，形成LCR滤波器的 结构。由此，能够实现具有噪声的抑制性优异、另外频带的选择性优异的 特性的电容器装载型半导体器件。另外，在第一实施方式到第四实施方式中，将膜状电容器的下层电极 膜连接在另一方的电极端子，将上层电极膜连接在一方的电极端子，但本 发明并不局限于此。也可以为将下层电极膜连接在一方的电极端子、将上 层电极膜连接在另一方的电极端子的结构。进而，电介质膜设置为与各自 的膜状电容器相对应的形状，分别分割而形成，但也可以以通过一个图形 覆盖四个膜状电容器的方式形成。进而，上层电极膜也可以为连接到所有 的膜状电容器那样的图形形状。另外，在第一实施方式到第四实施方式中，以通过薄膜技术制造膜状 电容器的例子进行了说明，但本发明并不局限于此。也可以将下层电极膜、 电介质膜、导体图形、电阻图形以及上层电极膜全都使用印刷形成方式、 喷墨形成方式或者描绘方式等印刷加工技术制造。或者，也可以同时使用 薄膜技术和印刷加工技术制造。进而，在第二实施方式以及第三实施方式中，对于将半导体芯片的电 极端子设置在四边的情况进行了说明，但也可以是第一实施方式所示的结 构。另外，在第二实施方式以及第三实施方式中，薄片状J4^为与半导体 芯片相同的外形，但并不局限于此。也可以比半导体芯片大且比安装141 小。因此，在第三实施方式中，对与芯片连接端子直接连接的电极端子的 区域可以不形成缺口而使之为开口部。如果将薄片状基板的外形形成为比半导体芯片大，则即使不将半导体芯片的电极端子作为接地端子，也能将 一方的电极端子直接与设置在安装基板的接地端子连接。进而，也能使增 加电容器的个数、增加面积而增大电容变得容易。本发明的电容器装栽型半导体器件形成为下述结构在半导体芯片与 安装该半导体芯片的安装M之间、插入至少具有膜状电容器的薄片状基 板，在半导体芯片中对需要去除噪声的电极端子连接膜状电容器；并且较 薄且小型，并能够实现噪声防止，所以在各种半导体器件领域有用。
权利要求
1.一种电容器装载型半导体器件，其特征在于，包括半导体芯片，其设置有多个电极端子；薄片状基板，其至少具有膜状电容器；和安装基板，其在一方的表面，具有与所述半导体芯片的所述电极端子相对应地配置的芯片连接端子和与所述薄片状基板的所述膜状电容器的一方的电极端子相对应地配置的接地端子，在另一方的表面，具有与所述芯片连接端子和所述接地端子相连接、用于安装到外部基板的外部连接端子；其中，所述薄片状基板被插入在所述半导体芯片与所述安装基板之间；所述半导体芯片的所述电极端子与所述芯片连接端子被连接起来；所述膜状电容器的所述一方的电极端子与所述接地端子相连接，另一方的电极端子与所述半导体芯片的所述电极端子中预先设定的电极端子相连接。
2. 如权利要求1所述的电容器装栽型半导体器件，其特征在于 当在所述安装1^上配置了所述薄片状^L、在所述薄片状M上配置了所述半导体芯片时，所述薄片状基板与所述安装基板具有所述膜状 电容器的所述一方的电极端子、所述另一方的电极端子、所述安装M的 所述芯片连接端子和所述接地端子分别露出的形状；所述半导体芯片的所述电极端子与所述芯片连接端子、所述膜状电容 器的所述一方的电极端子与所述接地端子、以及所述膜状电容器的所述另 一方的电极端子与所述半导体芯片的所述电极端子，分别通过引线而连接。
3. 如权利要求l所述的电容器装载型半导体器件，其特征在于 所述半导体芯片，在所述电极端子的表面进一步设置有突起电极； 所述薄片状M，在与所述突起电极相对应的位置具有贯通孔，所述一方的电极端子以及所述另一方的电极端子延伸到所述贯通孔；所述薄片状M被粘贴在所述半导体芯片的所述突起电极形成面，并 且在所述薄片状基板的所述贯通孔中插入有所述半导体芯片的所述突起电极；比所述薄片状14l突出的所述突起电极与所述芯片连接端子被连接起来。
4. 如权利要求l所述的电容器装载型半导体器件，其特征在于 所述半导体芯片，在所述电极端子的表面进一步设置有突起电极； 所述薄片状基板中，所述一方的电极端子以及所述另一方的电极端子延伸到所述半导体芯片的预先设定的所述电极端子的形成区域，并且在所 述区域的所述薄片状基板，设置有插入所述突起电极的贯通孔；所述薄片状J^1被粘贴在所述半导体芯片的所述突起电极形成面，并 且在所述薄片状M的所述贯通孔中插入有所述半导体芯片的预先设定的 所述突起电极；比所述薄片状皿突出的所述突起电极与所述芯片连接端子被连接起来。
5. 如权利要求3所述的电容器装载型半导体器件，其特征在于所 述薄片状基板具有与所述半导体芯片相同的外形。
6. 如权利要求4所述的电容器装载型半导体器件，其特征在于所 述薄片状141具有比所述半导体芯片的外形小的外形，所述薄片状1^1的 至少设置有所述贯通孔的部分被设置成延伸到所述半导体芯片的外形。
7. 如权利要求3所述的电容器装载型半导体器件，其特征在于所 述一方的电极端子以及所述另一方的电极端子，通过连接所述突起电极和 所述芯片连接端子的导电性连接部件，与所述突起电极和所述芯片连接端 子的连接时同时地，被连接到所述接地端子以及预先设定的所述电极端子。
8. 如权利要求l所述的电容器装载型半导体器件，其特征在于形 成在所述薄片状基板的所述膜状电容器，形成在所述薄片状基板的两个面。
9. 如权利要求l所述的电容器装载型半导体器件，其特征在于 所述薄片状a，进一步包括与所述膜状电容器相连接的膜状电感器或者膜状电阻器；所述膜状电感器或者所述膜状电阻器具有第一电极端子和第二电极端子，所述第一电极端子净皮连接到所述半导体芯片的所述电极端子中的预先 设定的电极端子，并且所述第二电极端子被连接到所述膜状电容器的所述 另一方的电极端子。
全文摘要
具有包括下述部件的结构，这些部件为半导体芯片(12)，其设置有多个电极端子(16、18)；薄片状基板(20)，其至少具有膜状电容器；和安装基板(32)，其在一方的表面，具有与半导体芯片(12)的电极端子(16、18)相对应地配置的芯片连接端子(36a、36b)和与薄片状基板(20)的膜状电容器的一方的电极端子(28c)相对应地配置的接地端子(36c)，在另一方的表面，具有与芯片连接端子(36a、36b)和接地端子(36c)相连接、用于安装到外部基板的外部连接端子。
文档编号H01L25/00GK101233614SQ200680028039
公开日2008年7月30日 申请日期2006年8月9日 优先权日2005年9月6日
发明者光明寺大道, 山本宪一, 末次大辅 申请人:松下电器产业株式会社