专利名称：成像阵列的制造方法及其成像阵列的制作方法
技术领域：
本发明关于一种成像阵列及其制造方法，特别是有关于一种x射线成像阵列的制
造方法及其成像阵列。
背景技术：
以往照射X射线来探讨病因时总是以感光片当底材，藉由感光片显影的影像来 探讨病源。但随着科技的日新月异，目前已可将X射线影像藉由X射线成像阵列(X-ray imager array)将其转换为数字信号。 传统的转换系统可分为直接转换和间接转换两大技术，其中，间接转换技术是 指先将X射线转换为可见光，然后利用成像阵列(imager array)记录该可见光的图样 (pattern)，可参见美国专利US6362484。 —般来说，该种成像阵列包含关联有开关元件(switching element s)的光敏元 件(photosensor elements)、扫描线(scan line)禾口读出线(data line)。其中，光敏元 件常用的为光电二极管(photodiodes)，开关元件为薄膜晶体管(thin film transistor, TFT)或场效应晶体管(field effect transistor,FET)。扫描线与读出线各自平行设置于 不同的平面，而扫描线与读出线间则彼此垂直且相互交叉，再加上光敏元件及其关联的开 关元件，与常见的液晶显示装置的像素(pixel)结构类似。参见图l，其示出了该种成像阵 列的原理示意图。以X射线成像阵列为例，当X射线被转换为可见光4后，照射到光电二极 管16，光电二极管16与薄膜晶体管12的漏极相连，同时还与储存电容14相连。薄膜晶体 管12及储存电容14的组合结构单元2与一般的液晶显示面板中的像素单元类似。
美国专利US6465286介绍了一种成像阵列的制造方法，其制程为在形成开关元件 薄膜晶体管的同时形成光敏元件光电二极管。但其存在一个缺点，由于在整个制程完毕后 才能测试薄膜晶体管阵列的电学性能是否符合规格，当测试结果为薄膜晶体管阵列不合格 时，制作光敏元件的制程将全部白费。而目前薄膜晶体管阵列制程的良率并不高，因此经常 造成生产中的大量浪费，从而提高生产成本。
发明内容
针对上述问题，本发明提供一种成像阵列及其制造方法，在制造成像阵列的过程 中，首先完成像素阵列和外部测试图样，然后经由电性检测合格后再进行光敏元件的制程， 如此可避免无谓的制程风险。 本发明之主要目的在于提供一种成像阵列，其包含基板、薄膜晶体管结构、储存电 容、接线垫、共通电极和光敏层。基板分为薄膜晶体管区、储存电容区、接线垫区和共通电极 区。薄膜晶体管结构设置在基板的薄膜晶体管区，薄膜晶体管结构包括第一金属层、绝缘 层、非晶硅层、掺杂层、第二金属层和钝化层。储存电容设置在该基板的储存电容区，储存电 容包括第一金属层、绝缘层和第二金属层。接线垫和共通电极，分别设置在基板的接线垫区 和共通电极区。光敏层设置在储存电容上，并与第二金属层连接。
3
本发明之另一目的在于提供一种成像阵列的制造方法，包括以下步骤在基板上形成像素单元阵列及外部测试图样，其中该该像素单元阵列中的像素单元包含薄膜晶体管结构及储存电容。利用该外部测试图样对该像素单元阵列进行电性检测。在检测合格后再形成光敏层，其中该光敏层与该薄膜晶体管结构及该储存电容电性连接。 通过本发明的制造方法，可以降低整个制造过程中的制程风险，同时由于成像阵列结构上的改善，并不需要额外增加更多的制程步骤，因此，可大大降低生产成本。
图1为成像阵列的原理示意图； 图2为本发明成像阵列制造方法的流程图； 图3A_图3E为本发明一实施例的制造成像阵列的方法示意 图4为与图3C对应的像素单元结构平面示意图。
具体实施例方式
为使对本发明的目的、构造、特征、及其功能有进一步的了解，配合具体实施方式
详细说明如下。 以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如"上"、"下"、"前"、"后"、"左"、"右"、"侧面"等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参见图2，其示出了本发明成像阵列制造方法的流程图。步骤S200，在基板上形成像素单元阵列及外部测试图样。这一步骤中的像素单元包含薄膜晶体管结构及储存电容。步骤S202，利用该外部测试图样对该像素单元阵列进行电性检测。步骤S204，判断检测结果是否合格？步骤S206，在检测合格后形成光敏层，其中该光敏层与像素单元阵列中对应的像素单元电性连接。该光敏层可以为光电二极管结构。 下面通过一具体实施例来进一步说明本发明的制造成像阵列的方法。请参见图3A-图3E，图3A-图3E为本发明一实施例的制造成像阵列的方法示意图。
如图3A所示，首先提供基板102，将其分为薄膜晶体管区301、第一区302、储存电容区303、第二区304、接线垫区305、第三区306和共通电极区307。其中，第一区302为位于薄膜晶体管区301和储存电容区303之间的区域，第二区304为位于储存电容区303和接线垫区305之间的区域，第三区306为位于接线垫区305和共通电极区307之间的区域。基板102可为透明的玻璃或石英基板。沉积第一金属层(图未标示)于基板102表面，经由第一道显影与蚀刻制程形成图案化的第一金属层，以在薄膜晶体管区301形成栅极(gateelectrode) 120，在储存电容区303形成下电极140，在接线垫区305形成接线垫150，在共通电极区307形成共通电极170。 如图3B所示，依序沉积绝缘层103、非晶硅层104以及掺杂层105于基板102表面，并经第二道显影与蚀刻制程移除部分非晶硅层104以及掺杂层105，在薄膜晶体管区301定义出半导体岛122。 接着，如图3C所示，在基板102上方形成第二金属层106，并经第三道显影与蚀刻制程移除部分第二金属层106，在薄膜晶体管区301形成源极和漏极，在储存电容区303内的绝缘层103上形成上电极142，其中上电极142与漏极连接，之后经由蚀刻制程形成通道124、第一贯穿孔152和第二贯穿孔172，以完成第二金属层106的定义。其中，下电极140、绝缘层103及上电极142构成储存电容。请参见图4，其示出了与图3C对应的像素单元结构平面示意图，也即薄膜晶体管区301与储存电容区303的平面示意图。扫描线132与读出线134设置于不同的平面，间隔有绝缘层103 (如图4中阴影所示)，扫描线132与读出线134彼此垂直且相互交叉。薄膜晶体管区301位于读出线134与上电极142之间的区域。上电极142占据了该像素单元中心的大部分区域。 接着，如图3D所示，先沉积钝化层107，并经由第四道显影与蚀刻制程移除部分钝化层107，在储存电容、接线垫150和共通电极170上方，分别形成第三贯穿孔144、第四贯穿孔154和第五贯穿孔174。然后籍由第五道显影与蚀刻制程以形成外部测试图样(图未显示)，完成步骤S200的制作。 在步骤S202中，可采用任何传统的对液晶显示器中的像素单元阵列进行电性检测的方法，如在储存电容中写入电压之后使用积分电路观测该储存电容中累积的电荷，从
而检验该电压是否被正确写入；或者是在像素电极上流过电流的同时测量像素电极的电位
坐坐寸寸。 继续参见图3E，在检测合格后，接着沉积光敏层160，通过蚀刻图形化，在第三贯穿孔144内的上电极142上定义出光敏元件。在一实施例中，光敏层160可以是PIN型二极管结构，其包括三层，第一层是N型掺杂的非晶硅层，第二层是非掺杂或低浓度掺杂的非晶硅层，第三层是P型掺杂的非晶硅层。需注意的是，光敏层160的结构并不以此为限。至此，成像阵列制造完成。 本发明的制造方法及其成像阵列，可以降低整个制造过程中的制程风险，同时由
于结构上的改善，并不需要额外增加更多的制程步骤，因此，可大大降低生产成本。 本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。
必需指出的是，在不脱离本发明的精神和范围内所作的更动与润饰，均属本发明的专利保
护范围。
权利要求
一种成像阵列的制造方法，其特征在于包含在基板上形成像素单元阵列及外部测试图样，其中该像素单元阵列中的像素单元包含薄膜晶体管结构及储存电容；利用该外部测试图样对该像素单元阵列进行电性检测；在检测合格后形成光敏层，其中该光敏层与该薄膜晶体管结构及该储存电容电性连接。
2. 如权利要求1所述的制造方法，其特征在于基板上形成像素单元阵列及外部测试图 样的步骤包括将基板分为薄膜晶体管区、储存电容区、接线垫区和共通电极区，沉积第一金属层于该 基板表面，经由第一道显影与蚀刻制程形成图案化的该第一金属层，以 在该薄膜晶体管区 形成栅极，在该储存电容区形成下电极，在该接线垫区形成接线垫，在该共通电极区形成共 通电极；依序沉积绝缘层、非晶硅层以及掺杂层于该基板表面，并经第二道显影与蚀刻制程移 除部分该非晶硅层以及该掺杂层，在该薄膜晶体管区定义出半导体岛；形成第二金属层，并经第三道显影与蚀刻制程移除部分该第二金属层，在该薄膜晶体 管区形成源极和漏极，在该储存电容区内的绝缘层上形成上电极，其中该上电极与该漏极 连接，之后经由蚀刻制程形成通道、第一贯穿孔和第二贯穿孔，以完成第二金属层的定义， 该下电极、该绝缘层及该上电极构成该储存电容；沉积钝化层，并经由第四道显影与蚀刻制程移除部分该钝化层，在该储存电容、该接线 垫和该共通电极上方，分别形成第三贯穿孔、第四贯穿孔和第五贯穿孔；籍由第五道显影与蚀刻制程以形成该外部测试图样。
3. 采用权利要求1或2所述制造方法的成像阵列，其特征在于包含 基板，该基板分为薄膜晶体管区、储存电容区、接线垫区和共通电极区； 薄膜晶体管结构，设置在该基板的薄膜晶体管区，该薄膜晶体管结构包括第一金属层、绝缘层、非晶硅层、掺杂层、第二金属层和钝化层；储存电容，设置在该基板的储存电容区，该储存电容包括该第一金属层、该绝缘层和该 第二金属层；接线垫和共通电极，分别设置在该基板的接线垫区和共通电极区；以及 光敏层，设置在该储存电容上，并与该第二金属层连接。
4. 如权利要求3所述的成像阵列，其特征在于该第二金属层在该薄膜晶体管区形成 源极和漏极。
5. 如权利要求4所述的成像阵列，其特征在于该第二金属层在该储存电容区内的绝 缘层上形成上电极，其中该上电极与该漏极连接。
6. 如权利要求3所述的成像阵列，其特征在于该光敏层为PIN型二极管结构。
7. 如权利要求3所述的成像阵列，其特征在于在该储存电容区内的该钝化层具有贯 穿孔，该光敏层通过该贯穿孔与该第二金属层连接。
全文摘要
本发明提供一种成像阵列的制造方法及其成像阵列，该制造方法包括在基板上形成像素单元阵列及外部测试图样，其中该像素单元阵列中的像素单元包含薄膜晶体管结构及储存电容；利用该外部测试图样对该像素单元阵列进行电性检测；在检测合格后再形成光敏层，其中该光敏层与该薄膜晶体管结构及该储存电容电性连接。通过本发明，可以降低整个制造过程中的制程风险，同时由于结构上的改善，并不需要额外增加更多的制程步骤，因此可大大降低生产成本。
文档编号H01L27/02GK101789393SQ200910003980
公开日2010年7月28日 申请日期2009年1月22日 优先权日2009年1月22日
发明者蓝志杰 申请人:友达光电股份有限公司