一种阵列基板的制备方法
【技术领域】
[0001] 本发明涉及显示技术领域，具体地说，涉及一种阵列基板的制备方法。
【背景技术】
[0002] 在阵列基板的制作过程中，为了减少曝光次数，工程人员常使用半曝光技术。利用 半曝光技术，可仅通过一道光罩（Mask)、同时对两层以上的待处理材料进行图案化处理，从 而提高生产效率，降低生产成本。
[0003] 但是受到材料和曝光工艺的制约，半曝光技术后残留的光刻胶层的厚度及过度坡 度通常不易控制，这样可能造成光刻胶层的部分保留区域出现镂空等不良现象。进而降低 了光刻胶层对下层待处理材料的掩蔽性，使得待处理材料经过刻蚀工艺后形成的结构与预 设定的不符。降低了半曝光技术的成功率，降低了阵列基板的良品率，提高了阵列基板的生 产成本。
【发明内容】
[0004] 本发明的目的在于提供一种阵列基板的制备方法，提高了半曝光技术的成功率， 并且提高了阵列基板的良品率。
[0005] 本发明提供了一种阵列基板的制备方法，包括：
[0006] 形成待刻蚀的导电层；
[0007] 在所述导电层之上形成绝缘层，在所述绝缘层之上形成光刻胶层；
[0008] 进行半色调光罩工艺或灰色调光罩工艺，去除所述光罩的完全透光区域对应的 绝缘层，并去除部分透光区域对应的光刻胶层、减小所述部分透光区域对应的绝缘层的厚 度；
[0009] 去除所述绝缘层未覆盖区域的导电层，形成所述导电层的结构；
[0010] 去除剩余的光刻胶层以及所述部分透光区域对应的绝缘层。
[0011] 其中，去除所述光罩的完全透光区域对应的光刻胶层和绝缘层，并去除部分透光 区域对应的光刻胶层、减小所述部分透光区域对应的绝缘层的厚度包括：
[0012] 通过干刻工艺，去除所述光罩的完全透光区域对应的绝缘层，并去除部分透光区 域对应的光刻胶层、减小所述部分透光区域对应的绝缘层的厚度。
[0013] 其中，去除所述绝缘层未覆盖区域的导电层，形成所述导电层的结构包括：
[0014] 通过湿刻工艺，去除所述绝缘层未覆盖区域的导电层，形成所述导电层的结构。
[0015] 其中，所述导电层的材质为氧化铟锡、氧化铟锌或氧化铟镓锌。
[0016] 其中，所述阵列基板的驱动采用边缘场开关技术，所述导电层为所述阵列基板上 的公共电极层。
[0017] 其中，所述绝缘层的材质为硅、硅的氮化物或硅的氧化物。
[0018] 其中，所述导电层的材质为金属或金属氧化物。
[0019] 其中，所述部分透光区域的光强透过率为30%?50%。
[0020] 本发明带来了以下有益效果：本发明实施例提供了一种阵列基板的制备方法，该 制备方法中采用绝缘层作为刻蚀导电层的掩膜，降低了对半曝光技术后所形成的光刻胶层 的部分保留区域的质量要求。此时即使光刻胶层的部分保留区域出现镂空等不良现象，也 不易影响到绝缘层对下层待刻蚀的导电层的掩蔽性，保证了刻蚀后导电层可以形成与预设 定相符的结构，保证了半曝光技术的成功率，提高了阵列基板的良品率。
[0021] 本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变 得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利 要求书以及附图中所特别指出的结构来实现和获得。
【附图说明】
[0022] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要的 附图做简单的介绍：
[0023] 图1是本发明实施例中的阵列基板的制备方法的流程示意图；
[0024] 图2至7是本发明实施例中的阵列基板的结构示意图。
[0025] 附图标记说明：
[0026] 1-导电层； 2-绝缘层； 3-下层结构；
[0027] 4一源极； 5-漏极； 6-有机层；
[0028] 7-光刻胶层； 8-光罩； 81-完全透光区域；
[0029] 82-部分透光区域； 83-不透光区域； 9 一平坦层；
[0030] 10-像素电极层； 11 一触控层金属线。
【具体实施方式】
[0031] 以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用 技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明 的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合， 所形成的技术方案均在本发明的保护范围之内。
[0032] 本发明提供了一种阵列基板的制备方法，本发明实施例中以采用边缘场开关技术 (FringeFieldSwitching，简称FFS)进行驱动的阵列基板为例进行说明。FFS的核心技 术特性可简单描述为：通过同一平面内狭缝状像素电极边缘所产生的电场，使狭缝状电极 间以及电极正上方的所有取向液晶分子都能够产生平面旋转，从而提高了液晶层的透光效 率。FFS技术可以提高液晶显示器的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高 开口率、低色差、无挤压水波纹等优点。
[0033] 具体的，本阵列基板的制备方法以构成该阵列基板的公共电极层及位于其上的绝 缘层2的图案为例进行说明。如图1所示，该阵列基板的制备方法包括：
[0034] 步骤S101、形成待刻蚀的导电层。
[0035] 本发明实施例的技术方案中，该导电层1为该阵列基板的公共电极层，因此该导 电层1的材质可选为氧化铟锡、氧化铟锌或氧化铟镓锌等透明导电材质。
[0036] 在形成该待刻蚀的导电层1之前，如图2所示，需在该阵列基板的衬底结构上形成 包括薄膜晶体管（ThinFilmTransistor，简称TFT)的栅极、栅极绝缘层、有源层等结构的 下层结构3,之后在该下层结构3上形成该薄膜晶体管的源极4和漏极5。由于漏极5需要 电连接至阵列基板的像素电极，在漏极5之上的有机层6形成有对应漏极5的过孔。
[0037] 之后，在所形成的有机层6之上，形成本实施例中的作为公共电极层的、待刻蚀的 导电层1。可通过采用溅射或热蒸发的方式沉积形成厚度大致为100A?1000A的导电层1。
[0038] 步骤S102、在导电层之上形成绝缘层，在绝缘层之上形成光刻胶层。
[0039] 本发明实施例中，导电层1及位于其之上的绝缘层2可在同一次半色调光罩工艺 或灰色调光罩工艺中进行图案化处理。因此，如图3所示，在导电层1之上形成绝缘层2之 后，形成覆盖绝缘层2的光刻胶层7。
[0040] 步骤S103、进行半色调光罩工艺或灰色调光罩工艺，去除光罩的完全透光区域对 应的绝缘层，并去除部分透光区域对应的光刻胶层、减小部分透光区域对应的绝缘层的厚 度。
[0041] 形成光刻胶层7之后，可利用半色调光罩工艺或灰色调光罩工艺，同时对该阵列 基板的导电层1和绝缘层2进行图案化处理。
[0042] 如图4所示，在经过半色调光罩工艺或灰色调光罩工艺后，对阵列基板进行显影 处理，光刻胶层7会形成对应光罩8的完全透光区域81的不保留区、对应部分透光区域82 的部分保留区、对应不透光区域83的完全保留区。其中，光罩8的部分透光区域82的光强 透过率大约为30%?50%，所形成的光刻胶的完全保留区域和部分保留区域的厚度比可 为4:1左右。
[0043] 之后，可通过干刻工艺，去除光罩8的完全透光区域81对应的绝缘层2,并去除部 分透光区域82对应的光刻胶层7、减小部分透光区域82对应的绝缘层2的厚度。其中，由 于光刻胶层7和绝缘层2的材质不同，因此光刻胶层7和绝缘层2需要利用不同的气体进 行干刻处理。
[0044] 在本发明实施例中，由于此时光罩8的完全透光区域81对