专利名称：Sip封装装片方法
技术领域：
本发明涉及一种系统级封装技术，具体涉及一种SIP封装装片方法。
背景技术：
随着整个系统功耗、面积、便携性以及功能的要求越来越高，怎样将多个不同功能 的电路整合在一起，对芯片的设计、制造以及封装都提出了新的要求。片上系统(SOC)是一种解决方案，在芯片设计阶段时就将各个不同功能的IP整合 到一个芯片中。此方案对芯片的设计和制造要求较高，面市时间较长。作为一种替代方案，出现了一种系统级封装SIP (System in package)技术，该技 术将普通PCB (电路板)作为SIP基板，根据需求，在一块PCB基板上进行布线和芯片布局 设计，先将一些被动元件通过SMT (表面贴装技术)安装到这个PCB基板上，然后再将现有 的不同功能的芯片通过类似传统封装的工艺安装、打线、塑封到一个封装中。这种在封装内 实现的系统方案，由于只是涉及到封装方式的改变，因而实现较快，整个成本较低，方案也 更加灵活，可以快速应对市场的变化。但是不同的芯片要整合到一个封装中，对于SIP基板的设计，尤其是应力设计提 出了极高的要求。而普通的PCB是塑胶材质，与硅材料的热膨胀系数(CTE)差别较大。目 前SIP基板的封装是按照传统的lead frame(引线框)进行装片(Die attach)、打线(Wire bond)、模塑(molding)等传统封装工艺，SIP基板上的多个芯片的装片工艺一般是随机进 行，没有考虑基板材料和芯片的硅材料之间的应力匹配问题。在封装的热过程中，由于SIP 基板与硅的CTE不匹配，会导致收缩率不同，使芯片产生变形、收缩、翘曲而产生额外的机 械应力，严重的将导致芯片有微裂纹，轻的也会使某些对外部应力敏感的芯片发生失效。如图1所示，现有的SIP封装装片方法，是依次安装芯片，即先将第一芯片1安装 于SIP基板10的左边，然后将第二芯片2安装于SIP基板10的中间，最后将第三芯片3安 装于SIP基板10的右边。由于SIP基板10与芯片的CTE不匹配，其中安装于SIP基板10 中间的第二芯片2受SIP基板10的影响最大，受外部应力的影响也最大，因此变形最为严 重。如图2所示为五个芯片的装片方法，依次安装芯片，即按照左中右的顺序依次安 装第一、第二、第三芯片，然后安装第四、第五芯片。同样，其中安装于SIP基板10中间的第 二芯片2受外部应力的影响最大。
发明内容
本发明所要解决的技术问题是提供一种SIP封装装片方法，它可以均勻SIP基板 的封装应力，低成本地防止待安装芯片变形失效。为解决上述技术问题，本发明SIP封装装片方法的技术解决方案为安装目标芯片的步骤为先在SIP基板的周边区域开始装片和烘烤，然后再进行 SIP基板中部的装片和烘烤操作。
其中，安装三个目标芯片的步骤为先将第一芯片安装于SIP基板的左边，然后将 第二芯片安装于SIP基板的右边，最后将第三芯片安装于SIP基板的中间。安装五个目标芯片的步骤为先将第一、第二芯片安装于SIP基板的左边，然后将 第三、第四芯片安装于SIP基板的右边，最后将第五芯片安装于SIP基板的中间。所述第一 至第四芯片为逆时针或者顺时针顺序安装。本发明可以达到的技术效果是本发明在不改变基本封装流程、工艺和SIP基板材料的前提下，通过采用特定的 芯片安装顺序来改变封装应力匹配的方法，解决了 SIP基板材料与芯片之间的热膨胀系数 及应力匹配问题，改善了芯片在封装热过程中尤其是芯片安装烘烤时的应力分布均勻性， 避免产生封装应力而导致的微裂纹和其它应力敏感的失效，进而提升了封装的良率和可靠 性。
下面结合附图和具体实施方式
对本发明作进一步详细的说明图1是现有技术SIP封装装片方法的示意图；图2是现有技术五个芯片的装片方法的示意图；图3是本发明SIP封装装片方法的示意图；图4是本发明五个芯片的装片方法的示意图。图中附图标记说明10为SIP基板，1、2、3、4、5为目标芯片。
具体实施例方式本发明SIP封装装片方法，其安装目标芯片的步骤为先在SIP基板10的周边区 域开始装片和烘烤，然后再进行SIP基板10中部的装片和烘烤操作。如图3所示，采用本发明安装三个芯片的方法是先将第一芯片1安装于SIP基板10的左边，然后将第二芯片2安装于SIP基板10 的右边，最后将第三芯片3安装于SIP基板10的中间。如图4所示，采用本发明安装五个芯片的方法是先将第一、第二芯片1、2安装于SIP基板10的左边，然后将第三、第四芯片3、3安 装于SIP基板10的右边，最后将第五芯片5安装于SIP基板10的中间。第一至第四芯片为逆时针或者顺时针顺序安装。本发明在现有SIP基板材料的基础上，通过特定的芯片安装顺序来改善SIP基板 材料与硅材料的应力分配均勻性，避免了由于材料间热膨胀系数不同而产生收缩或翘曲， 在特定区域产生额外的应力作用于目标芯片上。虽然SIP基板的材料没有改变，但是在基板周边装片烘烤时，由于此芯片的周围 SIP基板材料面积较小，即使热膨胀系数不太匹配，在热过程中因翘曲和收缩产生的应力也 很小，对芯片的影响可以忽略。当周边的芯片安装烘烤完成时，芯片与基板之间由于粘胶固 化，周边SIP基板的热膨胀系数也大为改善，与硅材料的热膨胀系数(CTE)几乎可以比拟。 然后再安装中部区域的芯片时，整个SIP基板在热作用下的收缩和翘曲程度也大为减小，从而改善了整个SIP封装在装片烘烤和后续封装热过程中的应力均勻性问题。
权利要求
1.一种SIP封装装片方法，其特征在于安装目标芯片的步骤为先在SIP基板的周边 区域开始装片和烘烤，然后再进行SIP基板中部的装片和烘烤操作。
2.—种SIP封装装片方法，其特征在于安装三个目标芯片的步骤为先将第一芯片安 装于SIP基板的左边，然后将第二芯片安装于SIP基板的右边，最后将第三芯片安装于SIP 基板的中间。
3.—种SIP封装装片方法，其特征在于安装五个目标芯片的步骤为先将第一、第二 芯片安装于SIP基板的左边，然后将第三、第四芯片安装于SIP基板的右边，最后将第五芯 片安装于SIP基板的中间。
4.根据权利要求1所述的SIP封装装片方法，其特征在于所述第一至第四芯片为逆 时针或者顺时针顺序安装。
全文摘要
本发明公开了一种SIP封装装片方法，其安装目标芯片的步骤为先在SIP基板的周边区域开始装片和烘烤，然后再进行SIP基板中部的装片和烘烤操作。本发明在不改变基本封装流程、工艺和SIP基板材料的前提下，通过采用特定的芯片安装顺序来改变封装应力匹配的方法，解决了SIP基板材料与芯片之间的热膨胀系数及应力匹配问题，改善了芯片在封装热过程中尤其是芯片安装烘烤时的应力分布均匀性，避免产生封装应力而导致的微裂纹和其它应力敏感的失效，进而提升了封装的良率和可靠性。
文档编号H01L21/50GK102087982SQ20091020189
公开日2011年6月8日 申请日期2009年12月3日 优先权日2009年12月3日
发明者曾志敏, 李强, 高金德 申请人:上海华虹Nec电子有限公司