专利名称：一种导电性接合垫结构及芯片接合垫结构的制作方法
技术领域：
本实用新型属于接合垫结构，尤其涉及一种导电性接合垫结构及芯片接合 垫结构。
背景技术：
传统连接电子产品中各种电子组件的作法通常是利用焊接方式，其具有操 作容易的优点，也具有相当程度的可靠度。然而，由于电路组件之间的间距越 来越小，传统的焊接技术已无法满足需求。在某些特殊场合中，必须另以各种
具备不同用途的异向性导电材料来代替，例如，异向性导电膜(anisotropic conductive film, ACF)、异向性导电胶(anisotropic conductive adhesive, ACA)或异 向性导电片(anisotropic conductive sheet, ACS)这一类的异向性导电材料。
其中，异向性导电膜通常被应用在作为两个薄电路板之间或者作为集成电 路芯片与电路板之间的永久或半永久性连接。此外，异向性导电膜也常被应用 在薄膜晶体管液晶显示器的制程中，用来作为不同组件层的电性连4^。异向性 导电膜的组成通常包括异向性导电粒子，例如，银粒子或表面镀银的有机微粒， 其^t在热固型潜固化环氧树脂系统中。使用时，前述的异向性导电膜先被放 置在两个待连接基材中间，再利用热压合待连接基材，树脂熔化后，经由热压 的挤压作用，压迫熔融树脂向边缘流动，迫使两个待连接基材皆能够与异向性 导电膜中的导电粒子接触。电的传导途径即是透过这些与基材表面接触到的导 电粒子来完成。由于导电粒子在异向性导电膜中是分散的，彼此间不相接触， 因此电流并不会沿着薄膜方向横向传导，造成短路。
参见图1A-1D,图1A-1D为现有技术接合芯片与基板的制程的剖面示意图。 如图1A所示，提供一基板20,其中基板20可以为一硅基板、 一玻璃基板或一
5印刷电路板(PCB)等，且基板20的表面设置有接合垫22。接着，在基板20上 设置异向性导电膜30。异向性导电膜30具有绝缘材料34，以及异向性导电粒 子32,其中绝缘材料34可以是树脂等不导电的材料，而异向性导电粒子32则 散布于绝缘材料34中。如图1B所示，随后提供一欲接合于基板20的芯片10。 芯片IO可以为例如一IC芯片，且芯片10面向基板20的表面设置有接合垫12。 如图1C所示，进行芯片10与基板20的接合，将芯片10、基板20，以及基板 20上所设置的异向性导电膜30置于高热高压环境，经加压与加热一段时间后 使绝缘材料34融化，并经过重新塑形后凝固，使得芯片10固定于基板20上而 形成一接合结构40，此时部分异向性导电粒子32a会被夹在芯片IO的接合垫 12与基板20的接合垫22之间，而其余的异向性导电粒子32b则自由散布在芯 片10与基板20之间。芯片10与基板20因此可以通过接合垫12、异向性导电 粒子32a与接合垫22所构成的结构作电性连接。此外，虽然异向性导电粒子 32具备垂直方向导电与横向不导电的特质，理论上不会有短路的情形发生，然 而随着电路组件之间的间距越来越小，接合垫12与接合垫12或接合垫22与接 合垫22之间的间距(pitch)缩短，而异向性导电粒子32在受高温高压重新塑 形后可能会挤压堆成如图1D异向性导电粒子32b所示的凝集团，此异向性导 电粒子32b凝集团连接水平方向相邻的两接合垫12，会导致两两水平相邻的接 合垫12产生橫向短路。
实用新型内容
本实用新型所要解决的技术问题在于提供一种防止两个水平相邻接合垫之 间导电粒子凝集在一起而造成短路的导电性接合垫结构及芯片接合垫结构。
为解决上述技术问题，本实用新型提供一种导电性接合垫结构，包括一基 板，所述导电性接合垫结构还包括
一柱状体支架，其包括一上表面、 一下表面及一侧面，所述柱状体支架的 上表面连接于所述基板上，且所述柱状体支架的上表面与所述柱状体支架的下表面的面积及形状实质上相同并彼此互相平行；以及
一柱状体接合垫，其包括一上表面及一下表面，所述柱状体接合垫的上表 面连接于所述柱状体支架的下表面上，且所述柱状体接合垫的上表面与所述柱 状体接合垫的下表面的面积及形状实质上相同并彼此互相平行；
所述柱状体接合垫的上表面大于并突出于所述柱状体支架的下表面，所述 柱状体接合垫的上表面未受到所述柱状体支架的下表面覆盖的部分与所述柱状 体支架的侧面之间形成一用于容纳多余的异向性导电粒子的援冲空间。
本实用新型还提供一种芯片接合垫结构，包括一基板及至少一芯片；所述 芯片接合垫结构还包括至少一第一导电性接合垫结构，所述第一导电性接合 垫结构包括
一第一柱状体支架，其包括一上表面、 一下表面及一侧面，所述第一柱状 体支架的上表面连接于所述基板上，且所述第一柱状体支架的上表面与所述第 一柱状体支架的下表面的面积及形状实质上相同并彼此互相平行；以及
一第一柱状体接合垫，其包括一上表面及一下表面，所述第一柱状体接合 垫的上表面连接于所述第一柱状体支架的下表面上，且所述第一柱状体接合垫 的上表面与所述第 一柱状体接合垫的下表面的面积及形状实质上相同并彼此互 相平行，所述第一柱状体接合垫的上表面大于并突出于所述第一柱状体支架的 下表面，所述第一柱状体接合垫的上表面未受到所述第一柱状体支架的下表面 覆盖的部分与所述第 一柱状体支架的侧面之间形成一第 一緩沖空间；
至少一第二导电性接合垫结构，包括
一第二柱状体支架，其包括一上表面、 一下表面及一侧面，所述第二柱状 体支架的上表面连接于所述芯片上，且所述第二柱状体支架的上表面与所述第
二柱状体支架的下表面的面积及形状实质上相同并彼此互相平行；以及
一第二柱状体接合垫，其包括一上表面及一下表面，所述第二柱状体接合 垫的上表面连接于所述第二柱状体支架的下表面上，且所述第二柱状体接合垫 的上表面与所述第二柱状体接合垫的下表面的面积及形状实质上相同并彼此互相平行，所述第二柱状体接合垫的上表面大于并突出于所述第二柱状体支架的 下表面，所述第二柱状体接合垫的上表面未受到所述第二柱状体支架的下表面 覆盖的部分与所述第二柱状体支架的侧面之间形成一第二緩冲空间；以及
一用于接合所述基板与所述芯片的树脂层，所述树脂层包括多个导电粒子， 其中部分所述导电粒子位于所述第一柱状体支架的下表面与所述第二柱状体支 架的下表面之间，所述第一导电性接合垫结构与所述第二导电性接合垫结构电 性连接，而另外部分所述导电粒子则分布于所述第 一緩冲空间与所述第二緩冲 空间内。
在本实用新型中，柱状体接合垫的上表面未受到柱状体支架的下表面覆盖 的部分与柱状体支架的侧面之间形成一用于容纳多余的异向性导电粒子的緩冲
造成短路的情形。
图1A-1D为现有技术提供的接合芯片与基板的制程的剖面示意图。 图2为本实用新型较佳实施例提供的芯片接合垫结构的俯视示意图。 图3为本实用新型较佳实施例提供的芯片接合垫结构的剖面示意图。 图4为本实用新型较佳实施例提供的芯片接合垫结构变化型的剖面示意图。
具体实施方式
为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚明 白，
以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解， 此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
请参考图2及图3,图2为本实用新型较佳实施例提供的芯片接合垫结构 的俯视示意图，而图3为本实用新型较佳实施例提供的芯片接合垫结构剖面示意图，即沿着图2中A-A，截线的剖面示意图。如图2及图3所示，本实用新型 提供一芯片接合垫结构，可用于连接两个需要电性连接的物体，例如本实用新 型较佳实施例中的芯片接合垫结构400，用以电性连接一芯片100与 一基板200, 而芯片接合垫结构400可属于玻璃覆晶式/玻璃上芯片(Chip on Glass, COG)，但 不限于此，也可以应用于例如玻璃覆膜式/玻璃上薄膜(Fiim on Glass, FOG)或是 印刷电路板覆膜式/印刷电路板上薄膜(Film on Printed Circuit Board, FOB)等。
芯片接合垫结构400包括至少一芯片100、 一基板200、至少一导电性接合 垫结构组500，以及一树脂层340，其中各导电性接合垫结构组500包括一第一 导电性接合垫结构120，以及一与第一导电性接合垫结构120对应的第二导电 性接合垫结构220,其结构详述如下。
第一导电性接合垫结构120包括一第一柱状体支架140以及一第一柱状体 接合垫160，且第一柱状体支架140包括一上表面142、 一下表面144及一侧面 146，同样地，第一柱状体接合垫160包括一上表面162及一下表面164。
第一柱状体支架140的上表面142连接于基板200上，但不以此为限，而 第一柱状体接合垫160的上表面162连接于第一柱状体支架140的下表面144 上。上、下表面142、 144在此就其相对位置定义，非绝对的位置。值得注意的 是，第一柱状体支架140的上、下表面142、 144的面积及形状实质上相同并彼 此互相平行，两者的形状可以为各种矩形、多角形或是圓形，而由于第一柱状 体支架140是一连接上、下表面142、 144的长形柱状结构，其会根据上、下表 面142、 144的形状，而可以选择性的为一多角柱体或圆柱体，但也不以此为P艮。 例如，第一柱状体支架140可以选择的是一般正统柱状体或是一以柱状体为基 础的内削构造。与第一柱状体支架140类似，笫一柱状体接合垫160的上、下 表面162、 164不论面积及形状，都实质上相同并且两两互相平行，两者的形状 也可以为各种矩形、多角形或是圆形。而由于笫一柱状体接合垫160是一连接 上、下表面162、 164的长形柱状结构，会依照上、下表面162、 164的形状， 成为一多角柱体或圓柱体，但也不以此为限。
9值得注意的是，本实用新型较佳实施例中，第一柱状体支架140的下表面 M4对应于第一柱状体接合垫160的上表面162的中心，且第一柱状体接合垫 W0的上表面IW大于并突出于第一柱状体支架140的下表面144,因此第一柱 状体接合垫160的上表面162未受到第一柱状体支架140的下表面144所覆盖 的部分与第一柱状体支架140的侧面146之间形成一第一緩沖空间180。此第 一緩冲空间180较佳为位于两相垂直的第一柱状体支架140的侧面146与第一 柱状体接合垫160的上表面162之间。
由于第一柱状体接合垫160的上表面162大于并突出于第一柱状体支架 140的下表面144，因此，若将宽度定义为第一柱状体支架140任意部位垂直方 向截面积中穿过中心点的最宽部份距离，第一柱状体支架140的宽度须小于该 第一柱状体接合垫160的宽度。此外，第一柱状体支架140的高度须大于第一 柱状体接合垫160的高度，如此一来方能形成较佳第一緩冲空间180。在本实 用新型较佳实施例中，第一柱状体支架140的高度与第一柱状体接合垫160的 高度之比实质上介于1与IO之间。而第一柱状体支架140的宽度与第一柱状体 接合垫160的宽度之比实质上介于0.5与0.925之间，然而第一柱状体支架140 与第一柱状体接合垫160两者间高度之比与宽度之比皆不限于此。
第二导电性接合垫结构220与第 一导电性接合垫结构120近似，也包括一 柱状体支架、 一柱状体接合垫，分别为第二柱状体支架240与第二柱状体接合 垫260。第二柱状体支架240也包括一上表面242、 一下表面244及一侧面246， 而第二柱状体接合垫260则包括一上表面262及一下表面264。第二柱状体接 合垫260通过第二柱状体支架240的上表面242连接于芯片100上，而第二柱 状体接合垫260的上表面262连接于第二柱状体支架240的下表面244上。
与第一导电性接合垫结构120类似，第二柱状体支架240的上、下表面242、 244以及第二柱状体接合垫260的上、下表面262、 264,实质上各为相同的面 积及形状，并各为彼此互相平行的平面，形状也可以为各种矩形、多角形或是 圓形。而由于第二柱状体接合垫260同样是一连接上、下表面262、 264的长形柱状结构，因此也会依照上、下表面262、 264的形状，成为一多角柱体或圆柱 体。此外，第二柱状体支架240的下表面244对应于第二柱状体接合垫260的 上表面的中心。基于第二柱状体接合垫260的上表面262大于并突出于第 二柱状体支架240的下表面244的因素，第二柱状体接合垫260的上表面262 中未受到第二柱状体支架240的下表面244覆盖的部分，即能与其相垂直的第 二柱状体支架240的侧面246构成一第二緩冲空间280。
此外，为了形成较佳第二緩冲空间280,与第一导电性接合垫结构120相 似，在第二导电性接合垫结构220中第二柱状体支架240的宽度须小于该第二 柱状体接合垫260的宽度，且第二柱状体支架240的高度也须大于第二柱状体 接合垫260的高度，而本实用新型较佳实施例中，第二柱状体支架240的高度 与第二柱状体接合垫260的高度之比介于1与400之间，而第二柱状体支架240 的宽度与第二柱状体接合垫260的宽度之比介于0.5与0.925之间，然而第二柱 状体支架240与第二柱状体接合垫260两者间高度之比与宽度之比皆不限于此。 值得注意的是，第二柱状体支架240与第二柱状体接合垫260两者间高度之比 实质上大于或等于第一柱状体支架140与第一柱状体接合垫160两者间高度之 比，也就是说上述两种高度之比可以为相同或不同数值。除此之外，本实用新 型较佳实施例中第一柱状体支架140的高度须小于第二柱状体支架240的高度。
第一导电性接合垫结构120与第二导电性接合垫结构220在本实施例中属 于构造形状近似但不相同的一对导电性接合垫结构组500,但不限于此，也可 以为两两相同的导电性结构，例如连接芯片100与基板200的可以都是第一导 电性接合垫结构120或两个基材都是由第二导电性接合垫结构220所连接的一 对导电性接合垫结构组500。同样的，第一导电性接合垫结构120可以连接于 芯片IOO或其它需要电性连接至相异物质的基材上，第二导电性接合垫结构220 也可以连接于基板200或其它基材上。导电性接合垫结构组500中不论第一导 电性接合垫结构120或第二导电性接合垫结构220皆可以由相同或不同导电的 物体构成第一柱状体支架140、第一柱状体接合垫160、第二柱状体支架240以及第二柱状体接合垫260，例如铜等金属或其它金属以及任何导电的混合物。
由于树脂具有遇高温高压熔化并能重新塑形的特质，其为连接、緩沖两待
连接基材常运用的胶材，而上述的树脂层340在本实用新型较佳实施例中则用 以接合基板200与芯片100,树脂层340中包括多个导电粒子320,其中部分导 电粒子320a经过重新塑形后，位于第一柱状体支架140的下表面144与第二柱 状体支架240的下表面244之间，因此使第一导电性接合垫结构120与第二导 电性接合垫结构220能通过导电粒子320a例如本实用新型较佳实施例中的异向 性导电粒子作电性连接。而其余部分导电粒子320b则分布于第一緩冲空间180 与第二緩冲空间280内，并为本实用新型较佳实施例中提供的导电性接合垫结 构组500获得较宽阔的緩沖空间。
本创作实用新型较佳实施例之的变化型请参考第图4图，第图4 图为本创作实用新型较佳实施例之的芯片接合垫结构变化型的剖面示意图。本 创作实用新型较佳实施例之的变化型之的构造与本创作实用新型较 佳实施例一样者，其标号沿用第图3图之的标号。上述提及第一柱状体 支架140可以选择性的包括一内削的构造，同样地第二柱状体支架240也可以 为一内削的柱状体。本实用新型较佳实施例的变化型中，第一柱状体支架 140及第二柱状体支架240的内削构造，分别为一凹陷部148及一凹陷部248。 当上、下表面142、 144面积大于第一柱状体支架140中间4壬意一垂直方向截面 的面积时，可以增加第一緩冲空间180的体积，同样地，当上、下表面2"、 244面积大于第二柱状体支架240中间任意一垂直方向截面的面积时，也会增 加第二緩冲空间280的体积。本实用新型较佳实施例中，凹陷部l48、 248可以 同时存在于导电性接合垫结构组500中的第一柱状体支架140及第二柱状体支 架240，也可以选择性的在导电性接合垫结构组500中仅择第一柱状体支架140 或第二柱状体支架240之一作内削的设计。
本实用新型提供一种导电性接合垫结构，由于较宽阔的緩冲空间，以解决 现有技术中两个水平相邻接合垫之间导电粒子凝集在一起，影响两水平相邻的接合垫而造成的短路情形。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型， 凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应 包含在本实用新型的保护范围之内。
权利要求1.一种导电性接合垫结构，包括一基板，其特征在于，所述导电性接合垫结构还包括一柱状体支架，其包括一上表面、一下表面及一侧面，所述柱状体支架的上表面连接于所述基板上，且所述柱状体支架的上表面与所述柱状体支架的下表面的面积及形状实质上相同并彼此互相平行；以及一柱状体接合垫，其包括一上表面及一下表面，所述柱状体接合垫的上表面连接于所述柱状体支架的下表面上，且所述柱状体接合垫的上表面与所述柱状体接合垫的下表面的面积及形状实质上相同并彼此互相平行；所述柱状体接合垫的上表面大于并突出于所述柱状体支架的下表面，所述柱状体接合垫的上表面未受到所述柱状体支架的下表面覆盖的部分与所述柱状体支架的侧面之间形成一用于容纳多余的异向性导电粒子的缓冲空间。
2. 如权利要求1所述的导电性接合垫结构，其特征在于，所述柱状体支架 为一多角柱体或一圓柱体；所述柱状体接合垫为一多角柱体或一圆柱体。
3. 如权利要求1所述的导电性接合垫结构，其特征在于，所述柱状体支架 的高度大于所述柱状体接合垫的高度；所述柱状体支架的宽度小于所述柱状体 接合垫的宽度。
4. 如权利要求1所述的导电性接合垫结构，其特征在于，所述柱状体支架 的下表面对应于所述柱状体接合垫的上表面的中心；所述柱状体支架的侧面与 所述柱状体接合垫的上表面垂直。
5. 如权利要求1所迷的导电性接合垫结构，其特征在于，所述柱状体支架 的侧面具有一凹陷部。
6. —种芯片接合垫结构，包括一基板及至少一芯片；其特征在于，所述芯 片接合垫结构还包括至少一第一导电性接合垫结构，所述第一导电性接合垫 结构包括一第一柱状体支架，其包括一上表面、 一下表面及一侧面，所述第一柱状体支架的上表面连接于所述基板上，且所述第一柱状体支架的上表面与所述第一第一柱状体接合垫，其包括一上表面及一下表面，所述第一柱状体接合 垫的上表面连接于所述第一柱状体支架的下表面上，且所述第一柱状体接合垫 的上表面与所述第 一柱状体接合垫的下表面的面积及形状实质上相同并彼此互 相平行，所述第一柱状体接合垫的上表面大于并突出于所述第一柱状体支架的 下表面，所述第一柱状体接合垫的上表面未受到所述第一柱状体支架的下表面覆盖的部分与所述第 一柱状体支架的侧面之间形成一第 一緩沖空间； 至少一第二导电性接合垫结构，包括一第二柱状体支架，其包括一上表面、 一下表面及一侧面，所述第二柱状 体支架的上表面连接于所述芯片上，且所述第二柱状体支架的上表面与所述第 二柱状体支架的下表面的面积及形状实质上相同并彼此互相平行；以及一第二柱状体接合垫，其包括一上表面及一下表面，所述第二柱状体接合 垫的上表面连接于所述第二柱状体支架的下表面上，且所述第二柱状体接合垫 的上表面与所述第二柱状体接合垫的下表面的面积及形状实质上相同并彼此互 相平行，所述第二柱状体接合垫的上表面大于并突出于所述第二柱状体支架的 下表面，所述第二柱状体接合垫的上表面未受到所述第二柱状体支架的下表面 覆盖的部分与所述第二柱状体支架的侧面之间形成一第二緩冲空间；以及一用于接合所述基板与所述芯片的树脂层，所述树脂层包括多个导电粒子， 其中部分所述导电粒子位于所述第 一柱状体支架的下表面与所述第二柱状体支 架的下表面之间，所述第 一导电性接合垫结构与所述第二导电性接合垫结构电 性连接，而另外部分所述导电粒子则分布于所述第一緩冲空间与所述第二緩冲 空间内。
7.如权利要求6所述的芯片接合垫结构，其特征在于，所述第一柱状体 支架及所述第二柱状体支架为多角柱体或圆柱体；所述第一柱状体接合垫及所 述第二柱状体接合垫为多角柱体或圆柱体。
8. 如权利要求6所述的芯片接合垫结构，其特征在于，所述第一柱状体支 架的高度小于所述第二柱状体支架的高度；所述第一柱状体支架的高度大于所 述第一柱状体接合垫的高度；所述第二柱状体支架的高度大于所述第二柱状体 接合垫的高度；所述第一柱状体支架的宽度小于所述第一柱状体接合垫的宽度， 且所述第二柱状体支架的宽度小于所述第二柱状体接合垫的宽度。
9. 如权利要求6所述的芯片接合垫结构，其特征在于，所述第一柱状体支 架的下表面对应于所述第 一柱状体接合垫的上表面的中心，且所述第二柱状体 支架的下表面对应于所述第二柱状体接合垫的上表面的中心；所述第一柱状体 支架的侧面与所述第一柱状体接合垫的上表面垂直，且所述第二柱状体支架的 侧面与所述第二柱状体接合垫的上表面垂直。
10. 如权利要求6所述的芯片接合垫结构，其特征在于，所述第一柱状体 支架的侧面具有一凹陷部；所述第二柱状体支架的侧面具有一凹陷部。
专利摘要本实用新型适用于接合垫结构，提供了一种导电性接合垫结构及芯片接合垫结构。导电性接合垫结构包括基板，柱状体支架，包括上表面、下表面及侧面，柱状体支架的上表面连接于基板上，且柱状体支架的上表面与柱状体支架的下表面的面积及形状实质上相同并彼此互相平行；柱状体接合垫包括上表面及下表面，柱状体接合垫的上表面连接于柱状体支架的下表面上，且柱状体接合垫的上表面与柱状体接合垫的下表面的面积及形状实质上相同并彼此互相平行；柱状体接合垫的上表面大于并突出于柱状体支架的下表面，柱状体接合垫的上表面未受到柱状体支架的下表面覆盖的部分与柱状体支架的侧面之间形成用于容纳多余的异向性导电粒子的缓冲空间。本实用新型解决了两个水平相邻接合垫之间导电粒子凝集在一起而造成短路的情形。
文档编号H01R4/58GK201392897SQ200920135070
公开日2010年1月27日 申请日期2009年2月25日 优先权日2009年2月25日
发明者张锡明 申请人:深圳华映显示科技有限公司;中华映管股份有限公司