专利名称：具有降低了的模糊和颜色混合的固态图像传感器的制作方法
技术领域：
本发明涉及将图像转换成电信号的固态成像装置。特别地，本发明涉及在每个像 素中或每若干个像素中包含一个放大器的有效像素传感器(以下，称为“APS”)。
背景技术：
APS结构的固态成像装置也被称为CMOS传感器，并且被广泛用于数字照相机等。传统的固态成像装置具有关于以下现象的问题。具体而言，所述现象是信号电荷 逃逸到相邻的光电转换部分的模糊(blooming)现象、颜色再现性由于模糊现象而劣化的 颜色混合等。这些现象的产生机制分别如下在用于蓄积信号电荷的构成光电转换部分的 半导体区域(在信号电荷是电子的情况下，为N型半导体区域)中蓄积的信号电荷变为饱 和状态，并且溢出的信号电荷越过元件隔离区域，从而到达相邻的像素。为了解决上述问题，日本专利申请特开No. 2004-266159 (以下，称为专利文献1) 公开了在元件隔离区域下面形成深的隔离注入层的配置。专利文献1描述了阻碍来自光电 二极管的信号电荷的流出的配置。此外，日本专利申请特开No. 2005-229105 (以下，称为专利文献2)公开了以下的 配置。即，在元件隔离绝缘膜下面形成溢出路径区域，并且使得溢出路径区域具有比构成光 电二极管的P型阱区域低的电位。因此，光电二极管充满被排出到N型硅基板的信号电荷 以抑制模糊。并且，另外，日本专利申请特开No. 2006-024907 (以下，称为专利文献3)也描述了 抑制信号电荷的逃逸的元件隔离结构。但是，在如上述专利文献1公开的那样形成用于元件隔离的扩散层的情况下，由 于随着像素的小型化的进展不能获得具有足够的宽度的元件隔离扩散层，因此，有时不能 获得充分的颜色混合和模糊抑制效果。此外，如果形成在上述的专利文献2中公开的溢出路径区域，那么当较深地形成 构成光电二极管的P型阱时，通过在阱的较深的部分处的光电转换产生的信号电荷有时被 排出，并且光电二极管的灵敏度有时变得不高。此外，通过在专利文献3中公开的元件隔离结构，也不能说信号电荷收集效率是 足够的，并且存在进一步检验的空间。
发明内容
本发明基于根据构成光电二极管的P型阱的深度和浓度提供最佳元件隔离结构 的概念。本发明致力于提供即使提高光电二极管等的光电转换部分的灵敏度也能够抑制模 糊和颜色混合的固态成像装置。本发明的目的是，提供一种固态成像装置，该固态成像装置包括多个像素，每个 像素包含用于将入射光转换成信号电荷的光电转换部分和用于传送来自光电转换部分的 信号电荷的传送部分，其中光电转换部分和传送部分被至少布置在半导体基板上，光电转
3换部分包含用于蓄积信号电荷的第一导电类型的第一半导体区域和与第一半导体区域形 成PN结的第二导电类型的第二半导体区域，第一导电类型的第三半导体区域被布置在相 邻的第一半导体区域之间，具有第二导电类型并且杂质浓度比第二半导体区域的杂质浓度 高的第四半导体区域被布置在第一半导体区域和第三半导体区域之间，并且，具有第二导 电类型的第五半导体区域被布置在第三半导体区域下面，所述第五半导体区域的杂质浓度 比第二半导体区域的杂质浓度高，从而形成使得杂质浓度向着表面方向逐渐降低的杂质浓 度轮廓。结合附图考虑以下的描述，本发明的其它特征和优点将十分明显，在这些附图中， 类似的附图标记始终表示相同或类似的部分。
图1是第一实施例中的像素的平面布局图。图2是沿图1中的线2-2截取的第一实施例的截面结构图。图3是第一实施例的P型阱和第二 P型元件隔离扩散层的浓度轮廓。图4是第二实施例中的像素的截面结构图。图5是第三实施例中的像素的平面布局图。图6是沿图5中的线6-6截取的第三实施例的截面结构图。图7是示出对于P型阱的杂质浓度的第二 P型元件隔离扩散层的杂质浓度高度和 电子抑制率的示图。图8是将根据本发明的固态成像装置应用于照相机的情况下的框图的例子。图9是适用于本发明的像素的等效电路图的例子。被包含于说明书中并构成说明书一部分的附图示出了本发明的实施例，并与说明 一起用于解释本发明的原理。
具体实施例方式以下将参照附图详细描述本发明的固态成像装置的示例性实施例。描述本发明的第一实施例。在以下的描述中，半导体基板表示要成为在其上形成 每个半导体区域的基底的部分，并且在半导体基板的表面部分上形成器件。具体而言，半导 体基板由图2中的附图标记101表示。此外，假定包含半导体基板101和在其上形成器件 的主面的整个配置称为半导体基板。具体而言，假定包含由图2中的附图标记101 108 表示的部分的整个配置称为半导体基板。此外，当描述深度时，假定在其上形成半导体基板101的器件的主面被视为半导 体基板中的各半导体区域的深度的标准，并且假定当位置变得远离主面时深度变得更深。 此外，当通过上侧和下侧定义位置时，更接近在其上形成半导体基板101的器件的主面的 位置被定义为上侧。首先，图9示出适用于本发明的像素的等效电路图的例子。在图9中，由附图标记 1410表示各像素。像素1410包含用作光电转换部分的光电二极管1400、传送晶体管1401、复位晶体 管1402、放大晶体管1403和选择晶体管1404。所述像素还包括电源线Vcc和输出线1406。
光电二极管1400的阳极与接地导线连接，并且光电二极管1400的阴极与传送晶 体管1401的源极连接。此外，可以在被光电二极管的阴极共享的半导体区域中配置传送晶 体管1401的源极。传送晶体管1401的漏极与浮动扩散(以下，称为FD)区域连接，并且传送晶体管 1401的栅极与传送控制线连接。此外，复位晶体管1402的漏极与电源线Vcc连接，并且，复 位晶体管1402的源极与FD区域连接。复位晶体管1402的栅极与复位控制线连接。可以 在公共半导体区域中配置传送晶体管1401的漏极和FD区域或复位晶体管1402的漏极和 FD区域。放大晶体管1403的漏极与电源线Vcc连接，并且，放大晶体管1403的源极与选择 晶体管1404的漏极连接。放大晶体管1403的栅极与FD区域连接。选择晶体管1404的漏 极与放大晶体管1403的源极连接，并且，选择晶体管1404的源极与输出线1406连接。选 择晶体管1404的栅极与通过垂直选择电路(未示出)驱动的垂直选择线连接。下面描述等效电路的操作。在光电二极管1400中，通过入射光产生电子和空穴 对。作为这些对中的每一对中的一个的电荷被用作由传送晶体管1401传送到FD区域的信 号电荷。放大晶体管1403的栅极电位根据传送的信号电荷量改变。放大晶体管1403基于 放大晶体管1403的栅极的电位变化，通过放大晶体管1403与未示出的恒流源一起构成的 源跟随器电路，向输出线1406输出放大的信号。选择晶体管1404控制来自各像素的输出。这里示出的电路配置可被应用于本发明的所有实施例。此外，可以考虑以下的变 型。例如，上述的电路配置可被应用于没有传送晶体管1401而光电二极管1400直接与放 大晶体管1403的栅极连接的配置和与多个像素共享放大晶体管1403的电路配置。此外， 也可采用不提供选择晶体管1404而通过控制放大晶体管1403的栅极电位进行像素的选择 的配置。下面参照图1 3描述像素的平面结构和截面结构。图1是像素的平面布局图。 图2是沿图1中的线2-2截取的截面结构图。图3是沿图2中的线3-3的杂质浓度轮廓。附图标记101表示第一导电类型的半导体基板。附图标记103表示第一导电类型 的第一半导体区域。附图标记102表示第二导电类型的第二半导体区域。第一半导体区域 103和第二半导体区域102构成PN结，并且构成用作光电转换部分的光电二极管。附图标记105表示第一导电类型的第三半导体区域。第三半导体区域105用作构 成上述像素的MOS晶体管中的任一个的源极区域、漏极区域或FD区域。附图标记104表示由绝缘体制成的元件隔离区域。元件隔离区域104使第一半导 体区域103和第三半导体区域105相互隔离。通过元件隔离区域104，限定在半导体基板中 形成器件的有源区域。附图标记106表示第二导电类型的第四半导体区域。第四半导体区域106被布置 在第一半导体区域103和第三半导体区域105之间的元件隔离区域104下面，并且与元件 隔离区域104 —起用作元件隔离结构。此外，第四半导体区域106还具有抑制在元件隔离 区域104的附近产生的暗电流的功能。此外，第四半导体区域106的杂质浓度比第二半导 体区域102的杂质浓度高。附图标记107表示第二导电类型的第五半导体区域。第五半导体区域107被布置 在第三半导体区域105下面，并且，第五半导体区域107的杂质浓度比第二半导体区域102
5的杂质浓度高。此外，第五半导体区域107被配置为使得其杂质浓度可向着像素的表面方 向减小。第五半导体区域107包含多个半导体区域，在此每个半导体区域被布置在彼此不 同的深度上。只要至少被布置在最浅部分处的半导体区域的杂质浓度比被布置在最深部分 处的半导体区域的杂质浓度低，就可获得本发明的效果。附图标记108表示被布置在第一半导体区域103中的第二导电类型的第六半导体 区域。第六半导体区域108是用于使得光电转换部分成为埋入型光电二极管的区域。附图标记109表示布线层，并且，布线层109用作构成上述的像素的MOS晶体管的 栅电极。以下，详细描述作为本发明的特征的第五半导体区域107的结构和功能。第五半 导体区域107具有以下的特征。(1)第五半导体区域107延伸到第一导电类型的半导体基板101的附近或者与半 导体基板101接触。(2)第五半导体区域107被布置在第三半导体区域105下面。(3)第五半导体区域107的杂质浓度比第二半导体区域102的杂质浓度高。(4)位置越接近半导体基板101的主面，第五半导体区域107的杂质浓度变得越 低。即，第五半导体区域107的杂质浓度在最深的部分变得最高。根据特征(1)和(3)，相邻的第一半导体区域103之间的势垒的布置使得能够抑制 存在于第二半导体区域102中的信号电荷流出到相邻的第二半导体区域102中。即，如图 2中的路径1所示，第五半导体区域107用作对于信号电荷的势垒。以这种方式，抑制信号 电荷通过路径2逃逸到相邻的像素中(该逃逸在传统上大量存在)，并由此可抑制模糊和颜 色混合。由此，可以提高像素的灵敏度。根据特征⑵和(4)，通过图2中的路径2逃逸到相邻的像素中的信号电荷可被引 向路径3，由此，作为结果，可以抑制信号电荷通过路径2逃逸。以下，进一步详细描述上述的特征。作为本发明的发明人的检验结果，发现流入相邻的像素中的信号电荷的抑制率与 下式成比例。^xxN(x)dx(1)字母L在这里表示第五半导体区域107的宽度。所述宽度意味着沿与连接两个相 邻的第一半导体区域103的直线平行的方向的直线的长度。所述宽度表示相邻的第一半导 体区域103之间的势垒的宽度，并且为约1 3μπι的长度，但该长度依赖于像素间距。此 外，字母χ表示沿第五半导体区域107的宽度方向的长度，并且，符号N(χ)表示第五半导体 区域107中的点χ处的杂质浓度和第二半导体区域102的杂质浓度之间的差值。这里，假 定在第五半导体区域107与该像素的边界上点χ为零。作为上述的特征(3)，从式(1)可以获知，第五半导体区域107的杂质浓度比第二 半导体区域102的杂质浓度大得越多，则抑制信号电荷逃逸到相邻的像素中的概率变得越 大。在图7中示出与以上有关的具体例子。图7示出第五半导体区域107的杂质浓度与第 二半导体区域102的杂质浓度的比与对于相邻的像素的串扰比之间的关系。从图7可以获 知，串扰比几乎与第五半导体区域107的浓度的高度成比例地变小。S卩，信号电荷的逃逸的量减少。从而，希望第五半导体区域107宽度比第四半导体区域106的宽度宽并且杂质浓 度比第四半导体区域106的杂质浓度高。由此，可以充分地获得上述的效果。如上所述，根据特征⑴和(3)，防止信号电荷向相邻的像素的逃逸，并由此可以 更多地增加通过路径1的信号电荷的量，并且，可以实现颜色混合抑制和灵敏度提高。如果尝试通过提高第五半导体区域107中的较浅的部分处的杂质浓度来提高抑 制率，那么有时产生以下的副作用。在图2中，第五半导体区域107的最接近半导体基板 101的主面的部分和第三半导体区域105相互接近。如上所述，第三半导体区域105被用于 构成像素的MOS晶体管的源极区域和漏极区域。因此，如果总体上使得第五半导体区域107 的杂质浓度变高，那么第五半导体区域107的较浅部分与接近该较浅部分的第三半导体区 域105形成PN结。由此，形成高浓度PN结，并且，PN结有时对于MOS晶体管的特性产生不 希望的影响。此外，可出现PN结抑制从构成光电二极管的第一半导体区域103延伸的耗尽 层的扩展的现象。另一方面，如图3所示，第五半导体区域107的接近半导体基板101的主面的区域 的杂质浓度减小。由此，抑制通过图2中的路径2逃逸的信号电荷，并且，可增加通过路径3 的信号电荷。即，希望将第五半导体区域107形成为多层结构，在所述多层结构中，在不同 的深度层叠多个层，使得它们的杂质浓度可从半导体基板101的主面侧向半导体基板101 逐渐变高。例如，如图2所示，第五半导体区域107可以采用以下形式，即从半导体基板101 的主面层叠多个半导体区域107-1、107-2、107-3和107-4，使得各区域的杂质浓度可逐渐 变高。此外，由此可以抑制模糊和颜色混合。为了使特征(4)的效果最大化，希望在第三半 导体区域105下面布置第五半导体区域107以将逃逸的信号电荷排出到相邻的像素而不使 它们逃逸。对此，特征(2)的结构是有效的。此外，如图3所示，第二半导体区域102可由杂质浓度相互不同(杂质浓度峰具有 相互不同的值)的多个半导体区域配置。例如，如果不能使第五半导体区域107的杂质浓度 那样高，那么可采用以下的配置。即，在第二半导体区域102中形成低杂质浓度部分，使得 相邻的第二半导体区域102和第五半导体区域107的杂质浓度差可较大。通过这种配置， 可以控制两者的浓度差以增加抑制效果。此外，第五半导体区域107的最深部分向比第二半导体区域102的最深部分深的 部分的扩展使得能够更加确保实现上述的效果。顺便说一句，如果假定信号电荷为电子，那么，第一导电类型的导电类型可被设为 N型，并且第二导电类型的导电类型可被设为P型。如果信号电荷被假定为空穴，那么，第一 导电类型可被设为P型，并且第二导电类型可被设为N型。下面，作为本发明的固态成像装置的第二实施例，描述具有图4所示的结构的装置。即使在像素间距较小的像素中，该结构也可有效地抑制模糊和颜色混合。在图4 的结构中，第五半导体区域107的离半导体基板101的主面的位置变得越深，则层的宽度变 得越宽。该结构使得能够在不抑制从构成光电二极管的第一半导体区域103延伸的耗尽层 的扩展的情况下抑制颜色混合和模糊。以下，作为本发明的固态成像装置的第三实施例，描述包含图5和图6所示的结构 的装置。这里，图6是与图5对应的像素的截面结构图。
7
与第二实施例类似，同样，本实施例适用于具有较小的像素间距的像素。如图5所 示，第五半导体区域107的一部分位于远离构成光电二极管的第一半导体区域103和用作 MOS晶体管的源极区域和漏极区域的第三半导体区域105的位置。与第一实施例的第五半 导体区域107的宽度相比，本实施例的第五半导体区域107的宽度变窄。在本实施例中，第 五半导体区域107被布置为不在宽度方向与第四半导体区域106重叠。抑制信号电荷逃逸 到相邻的像素中的程度与式(1)成比例，使得杂质浓度与宽度成比例地变高。该结构使得 能够在保持与第一实施例相同的颜色混合和模糊抑制效果的同时实现具有更小的像素的 固态成像装置。(应用到照相机主体)图8是示出将本发明的固态成像装置应用于照相机的情况的电路框图的例子。快门1001位于作为光学部件的拍摄透镜1002的前面，并且快门1001控制曝光。 然后，光阑1003根据情况需要控制光量，并且，在固态成像装置1004的受光面上聚焦被摄 体图像。通过成像信号处理电路1005处理从固态成像装置1004输出的信号，并且由A/D 转换器1006将其从模拟信号转换成数字信号。输出的数字信号进一步通过信号处理单元 1007进行算术运算处理。处理的数字信号蓄积于存储器单元1010中，并且通过外部I/F单 元1013被传送到外部设备。固态成像装置1004、成像信号处理电路1005、A/D转换器1006 和信号处理单元1007分别由定时产生器1008控制，并且，整个系统由总体控制和算术运算 单元1009控制。为了在记录介质1012中记录图像，通过控制记录介质的I/F单元1011记 录输出的数字信号，该I/F单元1011受总体控制和算术运算单元1009控制。根据本发明，在具有APS结构的固态成像装置中，根据P型阱的深度和浓度设置最 佳的P型元件隔离扩散层结构，并且，即使提高光电二极管的灵敏度，也可抑制模糊和颜色 混合O顺便说一句，上述的实施例中的任何一个仅是具体化本发明的实现时的例子，并 且，本发明的范围不得被解释为被这些实施例限制。即，在不背离其范围和主要特征的情况 下，可以以各种形式实现本发明。本申请要求在2008年4月1日提交的日本专利申请No. 2008-094999的权益，其 全部内容通过引用包含于此。
8
权利要求
一种固态成像装置，包括多个像素，每个像素包含用于将入射光转换成信号电荷的光电转换部分；和用于传送来自光电转换部分的信号电荷的传送部分，其中，光电转换部分和传送部分被至少布置在半导体基板上，光电转换部分包含用于蓄积信号电荷的第一导电类型的第一半导体区域和与第一半导体区域形成PN结的第二导电类型的第二半导体区域，第一导电类型的第三半导体区域被布置在相邻的第一半导体区域之间，具有第二导电类型并且杂质浓度比第二半导体区域的杂质浓度高的第四半导体区域被布置在第一半导体区域和第三半导体区域之间，并且，具有第二导电类型的第五半导体区域被布置在第三半导体区域下面，所述第五半导体区域的杂质浓度比第二半导体区域的杂质浓度高，从而形成使得杂质浓度向着表面方向逐渐降低的杂质浓度轮廓。
2.根据权利要求1的固态成像装置，其中，第五半导体区域包含沿与半导体基板的表面垂直的方向层叠的多个杂质区域。
3.根据权利要求1的固态成像装置，其中，第三半导体区域具有比第四半导体区域大的沿深度方向的宽度，并且具有比第四半导 体区域的杂质浓度高的杂质浓度。
4.根据权利要求2的固态成像装置，其中，光电转换部分包含沿与半导体基板的表面垂直的方向层叠的多个杂质区域，从而形成 多个杂质浓度峰，并且使得第三半导体区域和第二半导体区域之间的杂质浓度差更大。
5.根据权利要求1的固态成像装置，其中，第五半导体区域具有随着深度的增加逐渐增加的宽度。
6.根据权利要求1的固态成像装置，其中，第五半导体区域被布置成在宽度方向不与第四半导体区域重叠。
7.根据权利要求1的固态成像装置，各像素还包含用于放大根据在光电转换部分中产生的所述信号电荷的信号的放大晶体管，其中， 第三半导体区域形成放大晶体管的漏极区域。
8.根据权利要求7的固态成像装置，其中，放大晶体管具有与浮动扩散区域连接的输入端子，并且，第四和第五半导体区域被布置为包围光电转换部分和浮动扩散区域。
9.根据权利要求1的固态成像装置，其中，第五半导体区域被布置成比第二半导体区域的最深部分深。
10.一种照相机，包括根据权利要求1的固态成像装置；用于处理从固态成像装置输出的信号的信号处理电路；和用于将被摄体的图像聚焦于固态成像装置的受光面上的光学部件。
全文摘要
能够抑制模糊和颜色混合的固态成像装置包括多个像素，每个像素包含光电转换部分和用于传送来自光电转换部分的信号电荷的传送部分，其中，在半导体基板上形成的第一导电类型的阱区域中形成多个光电转换部分，在相邻的光电转换部分之间布置第二导电类型的第一杂质区域，在第一杂质区域和每一个光电转换部分之间布置杂质浓度比阱区域的杂质浓度高的第一导电类型的第二杂质区域，并且，在半导体基板和第一杂质区域之间布置杂质浓度比阱区域的杂质浓度高并且从半导体基板向装置的表面方向减小的第一导电类型的第三杂质区域。
文档编号H01L27/146GK101981919SQ200980111648
公开日2011年2月23日 申请日期2009年3月25日 优先权日2008年4月1日
发明者小泉彻, 河野祥士 申请人:佳能株式会社