专利名称：制造半导体器件的方法以及半导体器件的制作方法
技术领域：
本发明涉及一种制造半导体器件的方法，包括提供具有多个有源区和覆盖有源 区的介电层的基板；以及在介电层上形成层叠层，包括在介电层上沉积具有第一厚度的第 一金属层以及在第一金属层上沉积具有第二厚度的第二金属层。本发明还涉及提供根据所述方法来制造的电子器件。
背景技术：
半导体制造在半导体特征尺寸的缩减方面的发展是显著的。为了成功地实现缩减 半导体的技术，需要解决与缩减有关的一些技术问题。例如，半导体特征尺寸的小型化包括 减小电介质栅极材料的尺寸，已知这会引起晶体管泄漏电流的增大。该问题导致引入了所 谓的高k电介质材料作为栅极电介质，所述栅极电介质是介电常数显著大约Si02的材料。 在一些情况下，高k电介质材料已经定义为介电常数至少为10的材料。与高k材料的引入有关的问题是在n型晶体管的情况下在硅的价带附近以及在 P型晶体管的情况下在硅的导带附近，多晶硅(Poly-Si)栅极电极不再理想地适于实现栅 极电极的功函，这能够导致晶体管阈值电压(Vth)的不期望的提高。这使得引入了基于金属 的栅极电极，这是因为与多晶硅相比，金属、金属氮化物、金属硅化物以及其他合适的基于 金属的材料具有更高的电导率。在本发明的上下文中，金属一词表示金属以及合适的金属 衍生物，如金属氮化物、金属硅化物、金属碳化物等等。金属必须是热稳定的，即，能够承受 在半导体器件的制造期间不断提高的温度。单个半导体器件可以包括具有不同Vth的晶体管，如，CMOS器件中的p型和n型晶 体管。理论上可以在不同晶体管的栅极电极中使用不同金属来实现这种晶体管所需的不同 功函材料，然而由于相关制造工艺的复杂性，这种方法不可行。备选方法是在不同类型晶体 管的栅极电介质上沉积相同的金属层，并选择性地修改金属层的功函以将金属的功函调节 到下层晶体管的Vth。US2001/0015463A1描述了起始段落中提到的类型的方法，其中，沉积大约lOOnm
厚的钛层作为第一金属层。在该层中局部地注入氮离子以改变功函。沉积大约200nm厚的 钨层作为第二金属层。[]在钨层上，形成氮化硅的蚀刻掩模，然后在叠加的钨和氮化钛层的封装中蚀刻 栅极电极。在钨用作栅极电极的金属的情况下，如果当引入氮时钛层完全转化成氮化钛层， 则得到这种情况下功函的最大改变。这需要注入非常大量的氮；在厚度为lOOnm的钛层中， 必须注入每平方厘米5. 1017以上的氮原子。实际上，这需要昂贵且非常耗时的工艺步骤。 实际上，使用较薄的层从而将该钛层完全转化成氮化钛层需要较少的氮是不可能的，因为 在离子注入期间下层栅极电介质会被破坏。W02004/070833A1 中处理了该问题，W02004/070833A1 描述了一种制造具有M0S 晶
体管的半导体器件的方法。在该方法中，为有源硅区提供栅极介电层。沉积第一金属层，其中，在有源区的一部分的位置处局部地引入氮。然后在第一金属层上沉积第二金属层，此后 在金属层中蚀刻栅极电极。由于氮被引入到第一金属层中，所以在第一金属层上沉积氮可 渗透的辅助的第三金属层。因此，可以将第一金属层局部地氮化而没有破坏下层栅极电介 质的风险。然而，该工艺需要沉积(以及可选地去除)附加的层，这提高了总成本和制造工 艺的复杂度。
发明内容
本发明希望提供一种制造半导体器件的方法，其中，可以以较低成本的方式来操 纵栅极电极的功函。本发明还希望提供一种半导体器件，该半导体器件包括基于金属的栅极电极，所 述栅极电极具有被适当调节的功函。根据本发明的第一方面，提供了一种制造半导体器件的方法，包括提供衬底，衬 底包括多个有源区和覆盖有源区的介电层；以及在介电层上形成层的叠层，包括在介电 层上沉积具有第一厚度的第一金属层；在第一金属层上沉积具有第二厚度的第二金属层， 第二厚度比第一厚度大；将掺杂剂引入第二金属层中；将器件暴露于升高的温度，以使至 少一些掺杂剂从第二金属层迁移超过第一金属层与第二金属层之间的界面；以及将叠层图 案化成多个栅极电极。本发明使用热处理工艺来使引入第二金属层中的掺杂剂分布迁移超过第一金属 层与第二金属层之间的界面。这使得无需用于将掺杂剂引入栅极电极的附加层。向第二金 属层引入掺杂剂确保了由于掺杂剂的引入而对介电层造成破坏的风险降低。可以以任何合 适的方式来实现掺杂剂的引入，如，注入、暴露于气体环境，这可以包含等离子增强等。还可以在沉积第二金属层之前将掺杂剂引入第二金属层中，例如，掺杂剂在沉积 之前作为金属的本征部分存在于金属中。这具有进一步减少所需的制造步骤的数量的优 点o第一层优选地比第二金属层具有更高的掺杂剂溶解度，以促进掺杂剂从第二金属 层向第一金属层的迁移。第一金属层优选地具有小于lOnm的厚度，以便于在第一金属层与 介电层之间的界面附近在第一金属层中积累迁移的掺杂剂。优选地，该方法还包括在第二金属层上沉积多晶硅层，其中，升高温度的步骤还包 括将第二金属层硅化。具体地，金属硅化物适于用作功函材料，尤其在电介质材料是高k电 介质材料时。在这一点上强调的是，可以在硅化步骤之前或之后执行叠层的图案化。器件可以经受进一步升高的温度，该温度可以高于或低于第一次升高的温度。这 种两步工艺可以用于使至少一些掺杂剂迁移超过界面从而进入第一金属层。半导体器件的多个有源区可以包括第一导电类型的有源区和第二导电类型的有 源区。在这种情况下，将掺杂剂引入第二金属层中包括选择性地将第一掺杂剂引入第二金 属的位于第一导电类型的有源区上的区域中；以及选择性地将第二掺杂剂引入第二金属的 位于第二导电类型的有源区上的区域中，以适当地调节相应金属栅极电极的功函。根据本发明的另一方面，提供了一种半导体器件，该半导体器件包括衬底，包括 多个有源区；介电层，覆盖有源区；以及多个栅极电极，每个栅极电极位于所述有源区之一 上，每个栅极电极包括层的叠层，所述层的叠层中的层包括第一金属层，具有第一厚度，沉
5积在介电层上；第二金属层，具有第二厚度，沉积在第一金属层上，第二厚度比第一厚度大； 以及掺杂剂分布，位于第二金属层与第一金属层之间的界面区域附近，在第一金属层和第 二金属层共享所述掺杂剂分布。这样的器件是根据本发明的方法来制造的，并且得益于制 造方法的前述优点，如，降低了成本以及提高了栅极电介质的可集成性。
参考附图通过非限制性示例更详细地描述本发明，其中图la-f示意性地示出了根据本发明的方法的实施例中的中间阶段；以及图2a_f示意性地示出了根据本发明的方法的另一实施例中的中间阶段。
具体实施例方式应当理解附图仅是示意性的并且未按比例绘制。还应当理解在所有附图中使用相 同的附图标记来表示相同或类似的部件。现在将仅以非限制性示例的方式针对CMOS制造工艺来说明本发明的方法和半导 体器件。应理解，本发明不限于CMOS器件；本发明的教义还可以应用于其他类型的半导体 器件，如，双极器件、BiCMOS器件、存储器件等等。图la示出了本发明的半导体器件制造方法的第一中间阶段。图1所示的中间阶 段可以使用常规制造步骤来形成。衬底100具有n阱110和p阱120。可以使用任何合适 的技术在衬底100上形成n阱110和p阱120。衬底100或至少由n阱110和p阱120形 成的有源部分被介电层130覆盖。介电层可以是标准Si02/Si0N材料或其他高k材料。在 本发明的上下文中，高k材料是介电常数至少为10的材料。在介电层130上沉积薄金属层140。优选地，如随后将更详细说明的，厚度可以小 于lOnm，以允许功函修改物质(species)(掺杂剂)扩散和/或渗透到该层中。金属层可以 是过渡金属或镧系金属或者其氮化物或碳化物中的任何一种。在薄金属层140上沉积典型地比第一金属层140厚的另外的金属层150。为了实 现功函修改物质向薄金属层140中的最高效扩散，所述另外的金属层优选地是以下的任何 过渡金属掺杂剂在这种过渡金属中的溶解度比该掺杂剂在薄金属层140的金属层中的溶 解度更低。薄金属层140的金属还可以被选择为起到金属硅化物与介电层130之间的阻挡 的作用。在这种情况下，所述另外的金属层150的金属必须能够形成热稳定的硅化物。合 适金属的非限制性示例包括用于薄金属层140的Ta、TaC、TaN和TiN及其混合物，以及用 于另外的金属层150的Mo、W和Ru。接下来，在n阱110 (图lb)和p阱120(图lc)上的另外的金属层150的区域中注 入掺杂剂。为此，可以使用掩模10和10’和注入20和20’来在另外的金属层150中形成 掺杂剂分布152和154。然而，可以以任何合适的方式来引入掺杂剂。此外，可以在沉积另 外的金属层之前将掺杂剂添加到另外的金属层中，尽管这需要两步工艺来沉积金属层150， 以确保在n阱110和p阱120上存在不同的掺杂剂。在将形成nMOSFET的PWELL区域上 的金属层150中使用诸如As和Te或甚至Se、Sb、P、Tb或Yb等的掺杂剂154，而在将形成 pMOSFET的NWELL区域中使用诸如Al、Er、In和F等掺杂剂152。从例如图lc可以看出，在 注入之后，掺杂剂分布152和154位于或靠近另外的金属层150的表面。
在下一步骤中，典型地在另外的金属层150上沉积多晶硅层160，该步骤之后典型 地是栅极图案化步骤(图le)，在栅极图案化步骤中形成栅极电极170，在栅极图案化步骤 之后可以是晕和隔离物形成(未示出)。在图1所示的本发明的实施例中，器件顺序地经受升高的温度，S卩，经受适当的热 预算，以使另外的金属层150硅化。图If示出了这一点，在图If中，另外的金属层150转 化成金属硅化物层150’。器件暴露于热预算的副作用是掺杂剂分布152和154从另外的金 属层150与多晶硅层160之间的界面向另外的金属层150与薄金属层140之间的界面迁移 或扩散。掺杂剂物质在薄金属层140的金属中的溶解度比在另外的金属层150的金属中的 溶解度更高有助于这一点。优选地，掺杂剂分布152和154迁移超过另外的金属层150与薄金属层140之间 的界面，使得掺杂分布位于与薄金属层140和介电层130之间的界面非常接近的地方，在那 里掺杂剂对其晶体管的Vth调节具有最显著的作用。换言之，掺杂剂分布的主要部分将会从 另外的金属层150向第一金属层140迁移。如果图If所示的硅化步骤没有使掺杂剂分布152和154扩散到足够接近薄金属 层140与介电层130之间的界面，则可以将半导体器件暴露于另外的热预算，以完成这些分 布向它们在叠层中的优选位置的扩散。在这一点上，应当强调的是本发明的方法与其中在直接覆盖栅极介电层的金属层 中直接注入掺杂剂的方法相比具有实质性的优点。因为与通过注入而引入的掺杂剂分布的 位置相比，可以更精确地控制通过扩散而引入薄金属层140中的掺杂剂分布152和154的 位置，所以可以更有效地避免由于掺杂物质不期望地迁移超过薄金属层140与介电层130 之间的界面而导致对介电层130的破坏。图2示出了本发明的备选实施例。与图1相比，图2e所示的另外的金属层150的 硅化步骤是在图2f所示的栅极图案化步骤之前执行的。图2a_d所示的步骤与图la-d所 示的步骤相同。应理解，上述实施例示出而非限制本发明，在不脱离权利要求的范围的前提下，本 领域技术人员将能够设计出多种备选实施例。在权利要求中，括号中的任何参考标记不应 构成对权利要求的限制。词语“包括”不排除权利要求中所列元件或步骤以外的其他元件 或步骤的存在。位于元件之前的词语“一个”不排除多个这种元件的存在。重要的是，在互 不相同的从属权利要求中阐述的特定措施并不表示不能有利地使用这些措施的组合。
权利要求
一种制造半导体器件的方法，包括提供衬底(100)，衬底(100)包括多个有源区(110，120)和覆盖有源区(110，120)的介电层(130)；以及在介电层上形成层(140，150，160)的叠层，包括在介电层(130)上沉积具有第一厚度的第一金属层(140)；在第一金属层(140)上沉积具有第二厚度的第二金属层(150)，第二厚度大于第一厚度；将掺杂剂(152，154)引入第二金属层(150)中；将器件暴露于升高的温度，以使至少一些掺杂剂(152，154)从第二金属层(150)迁移超过第一金属层(140)与第二金属层(150)之间的界面；以及将叠层图案化成多个栅极电极(170)。
2.根据权利要求1所述的方法，其中，与第二金属层(150)相比，第一金属层(140)具 有更高的掺杂剂(152，154)溶解度。
3.根据权利要求1或2所述的方法，其中，将掺杂剂(152，154)引入第二金属层(150) 的步骤是在第一金属层(140)上沉积第二金属层(150)之前执行的。
4.根据权利要求1至3中任一项权利要求所述的方法，还包括在第二金属层(150)上 沉积多晶硅层(160)，其中，升高温度的步骤还包括将第二金属层硅化。
5.根据权利要求1所述的方法，还包括将器件暴露于进一步升高的温度，以使至少一 些掺杂剂(152，154)迁移超过所述界面。
6.根据前述任一项权利要求所述的方法，其中，第一厚度小于lOnm。
7.根据前述任一项权利要求所述的方法，其中，所述多个有源区包括第一导电类型的 有源区(110)和第二导电类型的有源区(120)，以及，将掺杂剂(152，154)引入第二金属层 (150)中包括选择性地将第一掺杂剂(152)引入第二金属(150)的位于第一导电类型的有源区 (110)上的区域中；以及选择性地将第二掺杂剂(154)引入第二金属(150)的位于第二导电类型的有源区 (120)上的区域中。
8.根据权利要求7所述的方法，其中，第一掺杂剂(152)是从包含As和Te的组中选择 的，第二掺杂剂(154)是从包含Al、In和F的组中选择的。
9.一种半导体器件，包括衬底(100)，包括多个有源区(110，120)；介电层(130)，覆盖有源区(110,120)；以及多个栅极电极(170)，每个栅极电极位于所述有源区(110，120)之一上，每个栅极电极 (170)包括层的叠层，所述层的叠层中的层包括第一金属层(140)，具有第一厚度，沉积在介电层(130)上；第二金属层(150)，具有第二厚度，沉积在第一金属层(140)上，第二厚度比第一厚度 大；以及掺杂剂分布(152，154)，位于第二金属层(150)与第一金属层(140)之间的界面区域附 近，所述掺杂剂分布(152，154)被第一金属层(140)和第二金属层(150)共享。
10.根据权利要求9所述的半导体器件，其中，每个栅极电极(170)还包括在第二金属 层(150)上的多晶硅层(160)，所述第二金属层包括金属硅化物(150’)。
11.根据权利要求9或10所述的半导体器件，其中，与第二金属层(150)相比，第一金 属层(140)具有更高的掺杂剂溶解度。
12.根据权利要求9至11中任一项权利要求所述的半导体器件，其中，第一厚度小于 10nmo
13.根据权利要求9至12中任一项权利要求所述的半导体器件，其中，所述多个有源 区包括第一导电类型的有源区(110)和第二导电类型的有源区(120)，所述多个栅极电极 (170)包括第一栅极电极(170)，位于第一导电类型的有源区(110)上，所述第一栅极电极包括第 一掺杂剂类型的掺杂剂分布(152)；以及第二栅极电极(170)，位于第二导电类型的有源区(120)上，所述第二栅极电极包括第 二掺杂剂类型的掺杂剂分布(154)。
14.根据权利要求13所述的半导体器件，其中，第一掺杂剂类型是从由As和Te组成的 组中选择的，第二掺杂剂类型是从由Al、In和F组成的组中选择的。
全文摘要
本发明公开了一种制造半导体器件的方法，所述半导体器件具有合适功函材料的栅极电极。所述方法包括提供衬底(100)，衬底(100)包括多个有源区(110，120)和覆盖有源区(110，120)的介电层(130)；以及在介电层上形成层的叠层(140，150，160)。形成层的叠层包括在介电层(130)上沉积具有第一厚度(例如，小于10nm)的第一金属层(140)；在第一金属层(140)上沉积具有第二厚度的第二金属层(150)，第二厚度大于第一厚度；将掺杂剂(152，154)引入第二金属层(150)中；将器件暴露于升高的温度，以使至少一些掺杂剂(152，154)从第二金属层(150)迁移超过第一金属层(140)与第二金属层(150)之间的界面；以及将叠层图案化成多个栅极电极(170)。这样，形成的栅极电极在介电层(130)附近具有掺杂剂分布，使得栅极电极的功函最优化，而栅极电介质不会由于掺杂剂渗透而劣化。
文档编号H01L21/28GK101981688SQ200980111511
公开日2011年2月23日 申请日期2009年3月30日 优先权日2008年4月2日
发明者芮古纳斯塞恩·辛葛拉马拉, 雅各布·C·虎克, 马库斯·J·H·范达纶 申请人:Nxp股份有限公司;校际微电子中心