专利名称：：具有集成场效应整流器的mosfet的制作方法具有集成场效应整流器的MOSFET相关申请本发明涉及并请求如下专利申请的优先权2008年9月25日提交的标题为"AdjustableFieldEffectRectifier”(附为附件A)、序列号为12/238，308的美国专利申请，以及通过它于2007年9月沈日提交的序列号为60/975，467的美国临时专利申请，以及2009年1月23日提交的标题为"RegenerativeBuildingBlockandDiodeBridgeRectifier”、序列号为12/359,094的美国专利申请，以及通过它于2008年1月23日提交的序列号为61/022，968的美国临时专利申请，以及2008年4月观日提交的标题为“MOSFETwithIntegratedFieldEffectRectifier，，、序列号为61/048，336的美国临时专利申请，所有这些专利申请的发明人与本申请的发明人相同，并且为了所有目的以其整体通过引用并入此处。
技术领域：
本发明总体地涉及半导体晶体管，更具体地涉及将场效应整流器集成到MOSFET结构中以便改进MOSFET的性能，以及用于此的方法。
背景技术：
：MOSFET通常用于电子电路中的快速切换。然而，在负载为电感性的情况下切换速度由于本身的体二极管的问题而受到限制。当栅极电压用于将MOSFET从ON切换到OFF状态时(反向恢复)，本身的pn结二极管必须传导电流，并且将注入载流子到器件的体内。在注入的载流子消散之前，MOSFET将继续停留在ON状态。这引起MOSFET从ON到OFF状态的缓慢切换，并且限制MOSFET工作的频率。为了克服体二极管的缓慢切换，通常在MOSFET的源极与漏极之间添加外部续流二极管，以防止在反向恢复期间载流子的注入。然而，添加外部二极管可能导致增加的EMI，因为之前流过MOSFET的电流现在必须流过外部二极管和连接的引线。额外的EMI发射也会限制具有续流二极管的MOSFET的切换速度。尽管通常将续流二极管放置为尽可能接近MOSFET，但额外的EMI的问题仍然存在。尽管将PN结二极管技术集成到MOSFET中初看似乎不错，但该技术对于改进体二极管问题只有有限的潜力，因为体二极管是与MOSFET结构一体的PN结二极管。类似地，肖特基二极管技术实际上与MOSFET技术并不兼容，因为其需要并不很好地适合MOSFET制造的特别的金属化。
发明内容为了克服现有技术的限制，本发明将场效应整流器(FER)集成到MOSFET中，以便改进MOSFET在耦合到电感性负载时的切换特性，从而改进切换速度而没有EMI上的显著不利影响。在该新的设计中，FER并不替代体二极管，而是提供电流绕过体二极管的分流器或者旁路。FER技术与MOSFET技术兼容，基本上允许传统工艺。取决于实施，通过例如调节外延层(印i)的尺寸和电阻率，栅极尺寸等等，本发明的器件既可配置用于高电压工作(例如分立的高功率器件)，也可配置用于低电压工作(例如在集成电路中)。此外，不同于PN结二极管，低电压FER是多数载流子器件，并防止体二极管注入减慢MOSFET工作的少数载流子。由于特别的单侧载流子注入机制(Rodov，Ankoudinov,Ghosh,Sol.St.Electronics51(2007)714-718)，高电压FER将注入较少的载流子。图IA至图IB示出根据本发明的具有集成的场效应整流器的M0SFET，其中图IA示出DMOS结构而图IB示出UMOS结构。源极和漏极之间的电流由栅极电极控制。在切换期间一旦栅极电压不允许电流流过M0SFET，电流将流过FER。(可选的)调节区域提供对泄漏电流的控制。图2示出常规MOSFET(红色)和根据本发明的M0SFETR(绿色)的体二极管的前向电压降相对于电流的图形形式。在VG=+5V的情况下，每MOSFET占据区域的RDS，0N大致相同。深蓝色曲线是M0SFETR的而浅蓝色曲线是MOSFET的。图3示出对于传统MOSFET(红色)，以及带有(绿色)和不带有(蓝色)根据本发明的调节区域的M0SFETR的泄漏电流相对于反向电压。刻度(lA=2je-7)图4示出根据本发明的10A20VM0SFETR的瞬变。具体实施方式本发明包括在其中集成了场效应整流器的新型MOSFET结构(下文有时称为“M0SFETR”)。场效应整流器在栅极电压关断通过MOSFET的电流时为电流提供替代的路径。载流子从PN结的注入可以被减少或者完全消除，产生更快的MOSFET切换而没有严重的EMI。首先参考图1A，在100总体示出的DMOSM0SFETR结构包括在左侧的MOSFET100A和在右侧的FERIOOB0在一些实施方式中，FER器件可以是可调的，如2007年9月沈日提交的序列号为60/975，467的美国临时专利申请中描述的，然而在其他实施方式中也可以使用没有可调节区域的FER。如图1中示出，MOSFTR100具有三个电极源极105，栅极110和漏极115。主要电流通过外延N-层125在源极电极和漏极电极之间流动。提供P-阱130以便在施加反向偏置时产生耗尽层。N++区域135提供电流的欧姆接触。调节区域包括FER栅极中的窗口140和P++注入145。调节区域允许控制电流，因此在一些实施方式中可能是期望的，这取决于实施。栅氧化层厚度和掺杂等级控制FER栅极下的势垒165的高度，因此在一些实施方式中，FER栅极下的栅氧化层150可以具有与MOSFET栅极下的栅氧化层155不同的厚度。栅极电压控制MOS栅极110下的窄沟道160的导电性，并将MOSFET在OFF和ON状态之间切换。从ON到OFF状态的转变在阈值电压下发生，阈值电压可以通过使用栅极下的掺杂分布或者通过改变栅氧化层155的厚度而调节。MOSFET侧的栅氧化层巧5厚度和FER栅极侧的栅氧化层150厚度可以相互独立地变化，以确保两个元件都正常工作。当M0SFETR100处于ON状态(例如VGS=+5V)时，电流流过MOSFET沟道160。图2中示出根据本发明的M0SFETR的实施方式的正向特性，其中该器件能够在20V时在IOA下工作。本领域技术人员可以理解该M0SFETR具有等于3.6毫欧姆的RDS，0N。如果器件的右侧部分也是M0SFET，那么模拟的RDS，ON是2.0毫欧姆。注意，对于图2中示出的特性，MOSFET的面积大约是MOSFTR的总面积的50%。因此M0SFETR每单位面积的RDS，ON小大约10%。这是因为二极管下的外延层的一部分用于在MOSFET工作期间导电。将理解，对于一些实施方式，这种效应针对更高电压器件将增加。RDS，0N的增加对于高电压器件通常较小，因为外延层变得更厚以承受更高的反向电压。对于一些实施方式，可以增加MOSFET覆盖的区域以减少RDS，ON,而减少的FER面积对于减少存储电荷仍有效。图IB示出以与图IA所示的基本相同的方式工作的UM0SM0SFTR结构，并且相似的特征用相似的附图标记表示，但是最高有效位增加1。当MOSFET被关断时(VGS=-5V)，电流将在VF=0.76V下流过MOSFET的体二极管，或者在VF=0.58下流过MOSFTR的FER。在至少一些实施方式中，VF将优选被保持在低于体二极管的膝处电压(0.7V)之下，在该膝处电压PN结开始注入载流子。因此，传统MOSFET在切换期间将注入载流子，而根据本发明的M0SFETR基本上消除了这种不期望的特性。在OFF状态，小泄漏电流将流过AFER沟道165。在至少一些实施方式中，该泄漏由势垒高度和夹断效应发生的速率控制。图3展示了MOSFTR的泄漏在20V下为大约500μA,这与MOSFET的泄漏类似。M0SFETR的调节区域起作用来将泄漏保持在控制之下，而不具有调节区域的M0SFETR的泄漏大约是两倍那么多，或者1μA。在更高的电压下，调节区域的效果可能下降。图3示出在具有电感性负载的切换期间不存在注入的载流子。对于图3的示例，VGS设定到5V，这将通过MOSFET沟道的电流关断。对于IOA的正向电流，M0SFETR中的电子密度分布基本上与没有电流时的电子密度分布相同，因此证实了没有载流子密度调制发生。可以看到外延N-层的中间的电子浓度大约在2.9e6的量级上。相反，传统MOSFET的工作显示出在IOA电流下的显著注入电子浓度变为5.Iel6，或者说几乎翻倍。这些注入的载流子显著减慢了具有电感性负载的传统MOSFET的工作。图4示出具有集成二极管的MOSFET和没有集成二极管的MOSFET的模拟的瞬态特性。对于M0SFETR瞬变时间和存储电荷要小得多。M0SFETR的低的存储电荷与小的dl/dt展示了本发明的器件非常适合于快速切换应用。总而言之，M0SFETR的静态特性非常类似于常规MOSFET的静态特性，而同时由于切换期间没有注入的载流子而表现出更快的切换。集成的FER二极管结构相对于分立的解决方案更为优选，因为其将降低EMI的程度并允许在低EMI下的更快速切换。尽管基于N-外延层描述了本发明的实施方式，但本领域技术人员将理解可以使用多层外延或者超沟槽(supertrench)方法形成等同结构，并且特别意图是本发明包括这样的替代。类似地，将理解本结构通常集成到较大的电路中，并且可以使用例如包括具有大约20nm的掩模对准精度的0.25μm技术的标准方法来制造，也可使用其他方法。已详细描述了本发明，包括各种替代和等同方案。因此将理解本发明不应限于文中具体描述的实施方式，而仅由所附权利要求限定。权利要求1.在具有栅极、源极和漏极的金属氧化物半导体场效应晶体管(MOSFET)结构中，其中在所述源极和所述漏极之间流动的电流由施加到所述栅极的电压控制，改进包括场效应整流器，其连接在所述源极和所述漏极之间，并用于在MOSFET的切换期间通过其分流电流。2.根据权利要求1的MOSFET结构，其中MOSFET是DMOS结构。3.根据权利要求1的MOSFET结构，其中MOSFET是UMOS结构。4.根据权利要求1的MOSFET结构，使用自对准工艺形成。5.根据权利要求1的MOSFET结构，使用不大于0.25μm的工艺形成。6.根据权利要求1的MOSFET结构，使用N-外延工艺形成。7.根据权利要求1的MOSFET结构，使用多层外延工艺形成。8.根据权利要求1的MOSFET结构，使用超沟槽工艺形成。9.一种集成半导体结构，包括M0SFET，其具有栅极、源极和漏极；以及场效应整流器，其形成在与所述MOSFET相同的衬底中，并且连接在所述MOSFET的源极与漏极之间，用于在所述MOSFET的切换期间传导电流。全文摘要一种修改的MOSFET结构，包括集成的场效应整流器，连接在MOSFET的源极与漏极之间，用于在MOSFET的切换期间分流电流。集成的FER提供MOSFET的更快切换，因为在切换期间没有注入的载流子，而同时还相对于分立的解决方案降低了EMI的程度。MOSFET和FER的集成结构可以使用N-外延、多层外延和超沟槽技术包括0.25μm技术来制造。可以使用自对准工艺。文档编号H01L21/335GK102037548SQ200980115255公开日2011年4月27日申请日期2009年4月28日优先权日2008年4月28日发明者A·安考迪诺维,R·科德尔,V·罗多维申请人:意法半导体有限公司