专利名称：一种pnpnp型双向可控硅的制作方法
技术领域：
本发明涉及集成电路领域，尤其涉及一种PNPNP型双向可控硅。
背景技术：
自然界的静电放电(ESD)现象是引起集成电路产品失效的最主要的可靠性问题 之一。有关研究调查表明，集成电路失效产品的30 %都是由于遭受静电放电现象所引起的。 因此，改善集成电路片上静电放电防护的可靠性对提高集成电路产品的成品率乃至带动整 个国民经济具有不可忽视的作用。静电放电现象根据电荷来源的不同，通常分为三种放电模式HBM(人体放电模 式)，MM(机器放电模式)，CDM(组件充电放电模式)。而最常见也是工业界产品必须通过 的两种静电放电模式是HBM和MM。当发生静电放电时，电荷通常从芯片的一只引脚流入而 从另一只引脚流出，此时静电电荷产生的电流通常高达几个安培，在电荷输入引脚产生的 电压高达几伏甚至几十伏。如果较大的ESD电流流入内部芯片则会造成内部芯片的损坏， 同时，在输入引脚产生的高压也会造成内部器件发生栅氧击穿现象，从而导致电路功能的 失效。因此，为了防止内部芯片遭受ESD损伤，对芯片的每个引脚都要进行有效的ESD防 护。而ESD防护单元的设计主要考虑两个要点一是ESD防护单元能够泄放较大的ESD电 流；二是ESD防护单元能将输入引脚端电压箝制在低电位。在ESD防护的研究发展过程中，二极管、GGNMOS (栅接地的NM0S)、可控硅(SCR)等 器件通常被作为ESD防护单元。随着CMOS工艺的发展，CMOS集成电路已经成为集成电路 发展的主流。对于CMOS集成电路，在芯片的输入\输出端通常带有输入缓冲级\输出缓冲 级或是MOS器件的栅极作为输入。因此，在发生ESD事件时，ESD产生的应力(电压)会直 接作用于MOS器件的栅氧化层上，如果ESD防护单元不能及时开启并将输入端箝制在低电 位(通常指低于MOS器件的栅氧化层击穿电压)，则会引起输入端\输出端MOS器件的栅氧 化层发生击穿现象，从而造成芯片功能的失效。由于SCR结构具有很低的维持电压，并且内部存在正反馈回路，因此，SCR结构具 有很强的ESD电流泄放能力，在ESD防护领域成为了主流的防护结构。如图1 4所示，一种CMOS工艺下的SCR结构，该SCR在一个方向上的触发电压 较高，触发后以SCR的形式工作，而在另一方向的触发电压较低(一般为正向二极管的导通 电压)，因此该SCR结构难以适用于一些混合电压接口电路的ESD防护(如RS232等)。
发明内容
本发明提供了一种基于B⑶(Bipolar-CMOS-DMOS)工艺下的PNPNP型双向可控硅， 该可控硅在两个方向上具有相同的较高的触发电压。一种PNPNP型双向可控硅，包括P型衬底，所述的P型衬底内设有N型埋层，N型埋 层上注有P阱，P阱侧面和P型衬底之间注有与P阱结深相同的环形的N阱，P阱内注有第 一 N型漂移区和第二 N型漂移区，第一 N型漂移区内设有第一 P+注入区和第一 N+注入区，第二 N型漂移区内设有第二 P+注入区和第二 N+注入区，P型衬底、N阱和P阱上均覆有氧 化隔离层。优选地，所述的第一 P+注入区和第二 P+注入区位于内侧，其SCR结构的鲁棒性性
能更佳。N型漂移区一般是在高压器件LDNM0S (横向双扩散NM0S)中用于实现LDNM0S的漏 端漂移区的，N型漂移区的掺杂浓度一般大于N阱的掺杂浓度而小于N+注入区的掺杂浓度， N型漂移区结深(纵向深度)要比N+注入区和P+注入区的结深更深而比N阱以及P阱的 结深要浅。本发明PNPNP型双向SCR结构实现工艺与业界常用的B⑶工艺兼容，由于该PNPNP 型双向SCR结构具有较高并且对称的正反向击穿电压(触发电压)，因此更适用于一些混合 电压接口电路(如输入信号0 5V，电源电压0 12V)或不同电源域间(电源电压VDD1 为3. 3V，电源电压VDD2为5V)的ESD防护应用。
图1为现有CMOS工艺下的SCR纵向剖面图
图2为图1所示SCR的等效电路图3为图1所示SCR寄生单元示意图4为图1所示SCR的实现版图5为本发明SCR的纵向剖面图6为图5所示的SCR的等效电路图7为图5所示SCR寄生单元示意图8为图5所示SCR的实现版图。
具体实施例方式如图5所示，一种PNPNP型双向可控硅，包括P型衬底50，P型衬底50呈敞口型， 敞口底面设有N型埋层51，N型埋层上注有P阱53，P阱53的侧面与P型衬底之间设有环 形的N阱52，N阱52和P阱53的结深相同，将P阱53与P型衬底50完全隔离。P阱内注有对称的N型漂移区54a和N型漂移区54b，N型漂移区54a内注有P+注 入区56和N+注入区55，N型漂移区54b内注有P+注入区57和N+注入区58，其中P+注入 区57、P+注入区56位于内侧，同时P型衬底50、N阱52和P阱53上覆有氧化隔离层59。N型漂移区54a和N型漂移区54b的结深介于P阱和P+注入区之间，其掺杂浓度 高于N阱的掺杂浓度而低于N+注入区的掺杂浓度。如图7所示，上述双向可控硅寄生了 PNP型双极型晶体管Q1、PNP型双极型晶体管 Q2、NPN型双极型晶体管Q3、N型漂移区电阻Rngl和N型漂移区电阻Rng2。P+注入区56、N型漂移区54a、P阱53分别充当PNP型双极型晶体管Q1的发射极、 基极和集电极；N型漂移区54a、P阱53、N型漂移区54b分别充当NPN型双极型晶体管Q3 的集电极、基极和发射极；P阱53、N型漂移区54b、P+注入区57分别充当PNP型双极型晶 体管Q2的集电极、基极和发射极。P+注入区56和N+注入区55相连接构成连接端子510， P+注入区58和N+注入区57相连接构成连接端子511。
PNP型双极型晶体管Ql和NPN型双极型晶体管Q3构成SCR1，PNP型双极型晶体管Q2和NPN型双极型晶体管Q3构成SCR2，其等效电路如6所示。上述SCR工作原理如下使用时，上述SCR的两个连接端子连接于芯片的任意两个引脚，当ESD事件发生在 连接端子510，而电极连接端子511接地时，ESD电流在电极连接端子510上产生的电压会 导致N型漂移区54a和P阱53间构成的反向PN结发生雪崩击穿，当雪崩击穿产生的载流 子在N型漂移区电阻63上产生的压降达到P+注入区域56和N型漂移区54a所构成的正 向二极管的开启电压时(如0. 7V)，寄生的SCRl开启并将连接端子510上的电压维持在一 个较低的电位，此时ESD电流通过寄生的SCRl来泄放。当ESD事件发生在电极连接端子511，而电极连接端子510接地时，ESD电流在电 极连接端子511上产生的电压会导致N型漂移区54b和P阱53间构成的反向PN结发生雪 崩击穿，当雪崩击穿产生的载流子在N型漂移区电阻64上产生的压降达到P+注入57和N 型漂移区54b所构成的正向二极管的开启电压时(如0. 7V)，寄生的SCR2开启并将电极连 接端子511上的电压维持在一个较低的电位，此时ESD电流通过寄生的SCR2来泄放。因此， 该PNPNP型双向SCR结构具有对称的I_V(电流-电压)曲线，可以获得对称的ESD防护性 能。
权利要求
一种PNPNP型双向可控硅，包括P型衬底(50)，其特征在于所述的P型衬底(50)内设有N型埋层(51)，N型埋层上注有P阱(53)，P阱(53)侧面和P型衬底(50)之间注有与P阱(53)结深相同的环形的N阱(52)，P阱(53)内注有第一N型漂移区(54a)和第二N型漂移区(54b)，第一N型漂移区(54a)内设有第一P+注入区(56)和第一N+注入区(55)，第二N型漂移区(54b)内设有第二P+注入区(57)和第二N+注入区(58)，P型衬底(50)、N阱(52)和P阱(53)上均覆有氧化隔离层(59)。
2.根据权利要求1所述的PNPNP型双向可控硅，其特征在于所述的第一P+注入区(56)和第二P+注入(57)区位于内侧。
全文摘要
本发明公开了一种PNPNP型双向可控硅，包括P型衬底，所述的P型衬底内设有N型埋层，N型埋层上注有P阱，P阱侧面和P型衬底之间注有与P阱结深相同的环形的N阱，P阱内注有第一N型漂移区和第二N型漂移区，第一N型漂移区内设有第一P+注入区和第一N+注入区，第二N型漂移区内设有第二P+注入区和第二N+注入区，其中第一P+注入区和第二P+注入区位于内侧，P型衬底、N阱和P阱上均覆有氧化隔离层。本发明PNPNP型双向SCR结构实现工艺与业界常用的BCD工艺兼容，由于该PNPNP型双向SCR结构具有较高并且对称的正反向击穿电压，因此更适用于一些混合电压接口电路或不同电源域间的ESD防护应用。
文档编号H01L29/06GK101807598SQ20101012597
公开日2010年8月18日 申请日期2010年3月17日 优先权日2010年3月17日
发明者宋波, 李明亮, 苗萌, 董树荣, 韩雁, 马飞 申请人:浙江大学