专利名称：利用晶片键合技术的光调制器的制作方法
技术领域：
本发 明的实施例总体上涉及电子器件领域，更具体而言，涉及用于利用晶片键合 技术的光调制器的方法和设备。
背景技术：
随着因特网及其它数据网络承载更大量的数据，在数据传输中越来越多地使用了 基于光学的技术。这种技术中利用的元件中就有光调制器，这是调制光束的电子器件。具体而言，可以利用嵌入硅波导中的诸如金属-氧化物_半导体(MOS)电容器结 构的器件来产生高速光学相位调制。硅光调制器基于硅的折射率调制。在常规光调制器中，在制造器件中使用多晶硅(通称为多晶硅、poly-Si或poly)， 多晶硅提供在器件中被调制的光承载波导介质。多晶硅由多个硅晶体构成，可以在特定所 需温度下通过诸如硅烷热分解的特定工艺而沉积在半导体晶片上。然而，在光调制器中使用多晶硅导致通过多晶硅波导的光损耗高。光损耗因此限 制了将该材料用于光调制器件，尤其是为了高速工作的器件，在高速工作时光损耗变得更 大。此外，使用多晶硅可能导致制造用于高速通信和互连应用的器件困难，包括在设备中键 合其它部件的困难。
在附图中通过举例而非限定性的方式示出了本发明的实施例，在附图中，采用类 似的附图标记表示类似的元件。图1是示出了制造光调制器的实施例的流程图；图2是用于制造光调制器结构的实施例的第一组工艺的示意图；图3是继晶片键合之后用于制造光调制器结构的实施例的第二组工艺的示意图；图4是具有晶片键合的光调制器结构的实施例示意图；图5是MOS电容器光调制器器件实施例的示意图；以及图6是针对光调制器特定实施例的相位效率特性的示意图。
具体实施例方式本发明的实施例总体涉及利用晶片键合技术的光调制器。如这里使用的“光调制器”表示调制一束光的强度的器件。光调制器包括半导体器件，包括利用 MOS (金属氧化物半导体)技术的器件。在一些实施例中，用于制造光调制器的工艺包括使用晶体硅形成波导。在一些实 施例中，一种工艺包括使用晶片键合和晶片转移技术将晶片的一层晶体硅晶片键合到另一 晶片。在一些实施例中，光调制器器件设备包括使用晶片键合技术键合到第二晶片上的晶 体硅晶片或绝缘体上硅(SOI)晶片。在一些实施例中，器件包括MOS电容器光调制器，其具有通过氧化物层键合到绝缘体上硅(SOI)部件的硅层的晶体硅层。硅光调制器利用了通过自由载流子等离子体色散效应而发生的硅的折射率调制。 例如，通过在硅光波导中注入或耗尽电子和空穴，自由载流子的密度变化导致通过波导的 光的光学相位调制。为了达到硅中光学调制所需的自由载流子密度，已经提出的可能器件 构造包括正向偏置的PIN 二极管(在ρ型半导体区域和η型半导体区域之间具有接近本征 纯度的硅区域)、反向偏置的PN结和金属氧化物半导体(MOS)电容器。在一些实施例中，光 调制器器件利用了 MOS电容器技术。正向偏置的PIN 二极管提 供了高的相位调制效率，但 在这种技术中，器件速度通常受到限制。尽管反向偏置PN结和MOS电容器器件都可以提供 高速工作能力(在一些实施方式中，提供40吉比特每秒的运行)，M0S电容器移相器与反向 偏置PN结相比具有高得多的相位效率，由此为光调制器器件提供了优点。然而，MOS电容器结构的常规制造和使用中主要局限在于通常使用沉积于栅极氧 化物(绝缘体)顶部的多晶硅层。在一些实施例中，可以利用晶体硅层替换光学模块结构 中的多晶硅层。与晶体硅相比，多晶硅层具有高得多的光损耗。在一些实施例中，使用晶 片键合技术将晶体硅晶片或SOI晶片键合到另一晶片，由此能够用一层晶体硅替换多晶硅 层。在一些实施例中，用于MOS电容器的栅极氧化物也是在晶片键合过程中形成的。在一 些实施例中，可以比常规更精确地控制栅极氧化物两侧的硅层的掺杂水平，这可以有助于 实现期望的调制器性能。在常规工艺或器件中，利用沉积于栅氧化层上的一层多晶硅制造基于MOS电容器 的硅调制器。在常规工艺或器件中，主要的挑战是由掺杂多晶硅层的高光损耗造成的，对于 未掺杂多晶硅，光损耗可能为10分贝每厘米左右。对于掺杂多晶硅光损耗要大很多。此外， 多晶硅具有较低的掺杂剂激活率。因此，多晶硅要获得与晶体硅相同的激活掺杂剂浓度，需 要高得多的掺杂水平。对于更高速度的操作，例如超过25吉比特每秒的操作，使用多晶硅 可能是困难的或不可行的，因为这种速度需要的更高掺杂水平导致额外的光损耗，这可能 是光调制器不可接受的。此外，在器件中使用多晶硅可能造成其它困难。例如，存在与将多晶硅与诸如混合 式硅激光器的其它硅光子部件集成相关的问题，混合式硅激光器是用于集成光子芯片的关 键部件之一。混合式硅激光器是一种利用硅和III-V族半导体材料制造的半导体激光器。 III-V族半导体材料是利用III族材料(周期表中III族中的元素)和V族材料(包括周 期表中V族中的元素)的化合物的半导体，III-V族半导体材料包括诸如磷化铟和砷化镓 的材料。在多晶硅上键合III-V族化合物半导体是困难的，可能会提供有问题的可靠性。在一些实施例中，硅调制器并入晶体硅作为用于波导的介质。晶体硅(单晶硅或 外延(EPI)硅)由硅的单晶构成。与多晶硅相比，晶体硅在通过材料传输时提供的光损耗 显著得低，损耗一般小于多晶硅提供的光损耗的十分之一。然而，为了在光调制器中使用晶体硅，需要一种工艺来将晶体硅成功键合到其它 成分材料上。在一些实施例中，使用晶片键合和晶片转移技术利用薄氧化物将晶体硅键合 到绝缘体上硅(SOI)晶片的硅表面，以制造光调制器结构。例如，等离子体辅助晶片键合是 这样一种工艺，其中，将两个晶片暴露于氧等离子体，之后在对于半导体制造而言较低的温 度(300摄氏度范围内的温度)下将它们按在一起一定时间，以便将两个晶片键合在一起。 已经在制造特定部件时使用了等离子体辅助晶片键合，例如制造混合式硅激光器时。在一些实施例中，利用氧等离子体辅助晶片键合技术将晶体硅晶片或具有晶体硅层的第二 SOI 晶片键合到SOI晶片，以便制造光调制器结构。 在一些实施例中，通过使用晶片键合和晶片转移技术，可以用晶体硅替代常规基 于MOS电容器的硅光调制器中使用的多晶硅层。可以利用制造硅光调制器中晶体硅的使用 来显著降低光通过材料传输时的光损耗并提高工作速度。在一些实施例中，通过在制造器 件期间使用晶片转移技术，可以避免或减轻某些器件制造的困难，例如包括掺杂激活、硅层 厚度变化和其它问题。在一些实施例中，使用晶片键合技术制造光调制器可以允许在键合 之前独立控制硅层的掺杂水平。通过这种方式，可以比硅调制器器件的常规制造更精确地 控制掺杂浓度和分布。图1是示出了制造光调制器的实施例的流程图。在一些实施例中，制造绝缘体上 硅(SOI)晶片用于光调制器102。将硅波导结构的第一部分制造到SOI晶片104中。在一 些实施例中，完成硅波导结构第一部分的制造包括使用标准光刻构图(Litho)和反应离子 蚀刻(RIE)技术，该制造包括在SOI晶片的顶部硅层中蚀刻沟道。在一些实施例中，硅波导 结构第一部分的制造包括利用绝缘体材料填充这样蚀刻的沟道，在一些实施例中，不填充 蚀刻的沟道，空气充当绝缘体。在一些实施例中，为光调制器106制造晶体硅晶片，在晶体硅晶片108顶部注入氢 注入层。在一些实施例中，为光调制器制造第二 SOI晶片。在一些实施例中，如果已经制造 了晶体硅晶片，上下倒转晶体硅晶片以进行键合110。利用晶片键合技术将SOI晶片与晶体 硅晶片或具有薄氧化物的第二 SOI晶片键合以形成组合结构112，晶片键合技术例如包括 上述晶片键合技术。在一些实施例中，两个晶片之间的氧化物键合层可以在几纳米厚的范 围内，并充当MOS电容器的栅极氧化物。在一些实施例中，如果组合结构中已经使用了晶体硅晶片，那么在完成键合工艺 之后，在注入层处分裂组合结构的晶体硅晶片以在组合结构114的表面上形成晶体硅层。 可以使用智能剥离(Smart Cut )技术来完成分裂，这是一种用于将晶体材料精细层转移到 机械支座上的工艺。分裂的结果是键合氧化物层表面上一薄层单晶硅。如果键合第二 SOI 晶片，该薄层单晶硅是一层第二 SOI晶片。在一些工艺中，晶体硅层可以大约为200nm厚。 在一些实施例中，可以将晶体硅层减薄以制造晶体硅的减薄层116。在一些实施例中，利用 已知的减薄技术，例如化学机械抛光(CMP)或通过氧化和蚀刻来减薄晶体硅层。在一些实 施例中，在晶体硅层中制造硅波导结构的第二部分，由此完成硅波导结构118。在一些实施 例中，利用标准的光刻和RIE技术完成硅波导结构第二部分的制造，该制造包括蚀刻晶体 硅层的一部分。图2是用于制造光调制器结构的实施例的第一组工艺的示意图。在一些实施例 中，形成绝缘体上硅晶片205，如图所示，其包括介于两层硅206和208之间的绝缘体207 层。可以使用各种技术制造SOI晶片205。如图所示，绝缘体207是SOI晶片中形成的 BOX(掩埋氧化物)层。在一些实施例中，在SOI晶片中制造硅波导的第一部分。如上所述， 可以使用标准的光刻和RIE技术完成硅波导第一部分的制造。在这一图示中，在SOI晶片 210中形成沟道212，在一些实施例中，然后利用绝缘体材料，例如，使用在SOI晶片215中 利用化学机械处理(CMP)施加和形成的217的层间电介质(ILD)来填充沟道。在一些实施 例中，蚀刻沟道212但不利用绝缘体材料填充，由空气充当绝缘体。
在一些实施例中，制备220晶体硅晶片，经由晶片顶部注入225氢注入层227。在 一些实施例中，制备第二 SOI晶片。在一些实施例中，然后可以倒装230晶体硅晶片(之 后，氢注入层更接近表面的晶片一侧变成底表面)。在一些实施例中，利用晶片键合技术将 SOI晶片与晶体硅晶片或具有薄氧化物的第二 SOI晶片键合以形成组合结构235，晶片键合 技术例如包括上述晶片键合技术。在这一示意图中，在晶片键合工艺中两个晶片之间形成 的氧化物键合层240可以在4-6纳米厚的范围内，并充当MOS电容器的栅极氧化物。图3是继晶片键合之后用于制造光调制器结构的实施例的第二组工艺的示意图。 在这一示意图中，已经通过晶片键合形成了组合结构305(例如在图2中被示为元件235)。 在一些实施例中，如果制备了晶体硅晶片，然后在组合结构的晶体硅晶片的注入层312处 分裂组合结构310以形成晶体硅层317。分裂的结果是键合氧化物层318表面上一薄层单 晶硅317。在一些工艺中，晶体硅层可以大约为200nm厚。在一些实施例中，如果键合第二 SOI晶片，该薄层单晶硅是一层第二 SOI晶片。在一些实施例中，可以对晶体硅层进行减薄 工艺322以进一步减薄组合结构320上的该层晶体硅323。在一些实施例中，利用化学机械 抛光或通过氧化和蚀刻来减薄晶体硅层323。在一些实施例中，在晶体硅层或第二 SOI晶片中制造或已经先前制造了硅波导的 第二部分，由此完成了光调制器结构325中的硅波导结构327。在一些实施例中，利用标准 的光刻和RIE技术完成硅波导结构第二部分的制造。图4是具有晶片键合的光调制器结构的实施例示意图。在这一示意图中，光调制 器结构400的实施例包括包括第一硅层405的绝缘体上硅部分、绝缘体层410、以及第二 硅层415，利用绝缘体材料440填充第二硅层中的沟道以形成波导435的第一部分。
在一些实施例中，光调制器结构400还包括将晶体硅层425键合到第二硅层415 获得的氧化物层430。在一些实施例中，氧化物层是第二硅层415和晶体硅层425之间的晶 片键合层，例如这种层之间的氧等离子体键合。在一些实施例中，晶体硅层425包括蚀刻的 部分，以完成波导435。图5是基于晶片键合和层转移技术的MOS电容器光调制器器件实施例的示意图。 在这一示意图中，MOS电容器光调制器器件500包括硅衬底570和硅层575之间的BOX绝 缘体层565，硅层575包括η型硅半导体区域560、重掺杂η++区域(具有高浓度η型杂质) 和伪硅区域545和560。伪硅区域与MOS电容器调制器中的ρ和η掺杂区域电隔离。伪硅 区域为与使用金属接触有关的掺杂硅层充当机械支撑。在一些实施例中，该器件还可以包 括在硅层575的部分之间蚀刻和填充的绝缘体区域567。在一些实施例中，绝缘体区域567 为空气，蚀刻硅层575但不用绝缘体材料填充。使用空气可以辅助层的转移和晶片键合，因 为在键合工艺之前不需要晶片平坦化。该器件还包括晶体硅层580，晶体硅层580包括例如 P型硅半导体区域535和重掺杂ρ-++区域530，通过氧化物层540，例如在晶体硅层580和 硅层575之间利用晶片键合技术形成的氧化物层将重掺杂ρ-++区域530键合到硅层575。 然而，本领域的技术人员将意识到，提供图示的极性是出于解释的目的，掺杂剂的极性和对 应的电压可以被反转。在一些实施例中，氧化物层540形成用于器件500的MOS电容器结 构的栅极氧化物。硅层575和晶体硅层580包括沟道，以形成用于光调制器的波导585。在 一些实施例中，可以交换图5中提供的ρ型和η型掺杂区域。在一些实施例中，MOS电容器光调制器器件500还包括层间电介质(ILD)氧化物区域505，向其中形成第一插件520，以将第一铜元件510 (用于施加信号电压，在这一图示 中V > 0)与ρ++区域530耦合，该ρ++区域530又与ρ-Si区域535耦合。器件500还包 括第二插件525，以将第二铜触点515 (用于施加第二地电压电势)与η++区域555耦合， η++区域又与n-Si区域550耦合。于是在ρ-Si区域535和η-Si区域550之间形成了 MOS电容。图6是针对光调制器特定实施例的相位效率特性的示意图。在这一示意图中，示 出了针对各种波导尺度的MOS电容器相位调制器的模型化相位效率。在一些实施例中，MOS 电容器相位调制器包括利用晶片键合技术键合到SOI部件的晶体硅部件。在图6中，针对各种波导高度相对于波导宽度(单位微米)示出了表示效率(以 伏-厘米测量)的VnLn性质。如图所示，波导高度为0.52μπι(610)、0.32μπι(620)和 0. 22 μ m(630)。如图所示，对于高度为0. 22 μ m的小波导，可以达到 0. 2V~cm的效 率。然而，反向偏置PN结的VnLn通常大一个数量级，所以效率低得多。 在上述说明中，出于解释的目的，阐述了很多具体的细节，以提供对本发明的透彻 的理解。但是，显然对于本领域技术人员而言，能够在不需要这些具体的细节中的一些细节 的情况下实践本发明。在其它情况下，以方框图形式示出了公知的结构和器件。在图示部件 之间可能有中间结构。这里描述或图示的部件可以具有未图示或描述的额外输入或输出。本发明的各个实施例可以包括各种过程。这些过程可以由硬件部件执行或可以体 现于计算机程序或机器可执行指令中，计算机程序或机器可执行指令可用于令通用或专用 处理器或以指令程控的逻辑电路执行过程。或者，可以通过组合硬件和软件执行过程。可以将本发明各实施例的部分提供为计算机程序产品，其可以包括其上存储有计 算机程序指令的计算机可读介质，可以使用计算机程序指令程控计算机(或其它电子器 件)以执行根据本发明的实施例所述的过程。机器可读介质可以包括，但不限于软盘、光 盘、只读光盘(CD ROM)和磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、可擦除可编程 只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、磁卡或光卡、闪速存储器或适 于存储电子指令的其它类型的介质/机器可读介质。此外，还可以将本发明作为计算机程 序产品进行下载，其中可以从远程计算机向请求计算机传输程序。很多方法是以其最基本的形式描述的，但是在不背离本发明的基本范围的情况 下，可以将所述方法中的任何一个添加过程，或者从其中删除过程，并且可以向所描述的消 息中的任何一个添加信息，或者从其中删减信息。对于本领域技术人员而言，显然可以做出 很多种额外的修改和调整。提供具体实施例的目的并非对本发明做出限定而是对其举例说 明。本发明实施例的范围不受上文提供的具体例子决定，而由以下权利要求决定。如果说元件“A”耦合到元件“B”或与元件“B”耦合，元件A可以直接耦合到元件 B，或通过例如元件C间接耦合到元件B。在说明书或权利要求指出部件、特征、结构、过程 或特性A “导致”部件、特征、结构、过程或特性B时，表示“A”至少是“B”的部分原因，但也 可能有至少一个其它部件、特征、结构、过程或特性在导致“B”时有帮助。如果说明书指出 “可以”或“能够”包括部件、特征、结构、过程或特性，则不要求必须包括该特定部件、特征、 结构、过程或特性。如果说明书或权利要求提到“一”元件，这并不表示仅有一个所述元件。实施例是本发明的实施方式或范例。说明书中提到“实施例”、“一个实施例”、“一 些实施例”或“其它实施例”表示结合实施例描述的特定特征、结构或特性包括在至少一些实施例中，但未必包括在所有实施例中。多处出现“实施例”、“ 一个实施例，，或“一些实施 例”未必全都指相同实施例。应当认识到，在对本发明的示范性实施例的上述说明中，出于 简化公开以及促进对本发明的各个方面中的一者或多者的理解的目的，有时可以在单个实 施例、图示或其说明中将本发明的各种特征结合到一起。但是，不应将这种公开方法解释成反映了这样的意图，即所要求保护的本发明所需要的特征比每一权利要求中明确表述的特 征多。相反，如下述权利要求所反映的，本发明的方面存在于所公开的前述单个实施例的所 有特征中的部分特征中。因而，在此将权利要求书明确包含到本说明书中，其中，每一权利 要求本身代表本发明的独立的实施例。
权利要求
1.一种方法，包括蚀刻绝缘体上硅(SOI)晶片以在所述SOI晶片的第一表面上制造硅波导结构的第一部分；制备第二晶片，所述第二晶片包括晶体硅层，所述第二晶片包括晶体硅的第一表面； 利用晶片键合技术将具有薄氧化物的所述第二晶片的所述第一表面键合到所述SOI 晶片的所述第一表面；其中，在所述晶体硅层中蚀刻所述硅波导结构的第二部分。
2.根据权利要求1所述的方法，其中，所述第一晶片为晶体硅晶片。
3.根据权利要求2所述的方法，其中，所述晶体硅晶片包括注入层，还包括在所述注入 层处分裂所述硅晶片，其中，分裂所述晶体硅晶片获得所述氧化物键合层上方的晶体硅层。
4.根据权利要求3所述的方法，其中，所述晶体硅晶片的所述注入层是氢注入层。
5.根据权利要求3所述的方法，其中，分裂所述晶体硅晶片包括利用智能剥离技术分裂。
6.根据权利要求1所述的方法，其中，所述第一晶片为第二SOI晶片。
7.根据权利要求1所述的方法，其中，所述晶片键合技术是氧等离子体辅助技术。
8.根据权利要求1所述的方法，其中，在所述SOI晶片中蚀刻所述波导结构的所述第一 部分包括光刻和反应离子蚀刻。
9.根据权利要求1所述的方法，其中，形成所述硅波导结构的所述第二部分包括将所 述晶体硅层减薄。
10.根据权利要求9所述的方法，其中，将所述晶体硅层减薄包括化学机械抛光工艺或 氧化和蚀刻工艺中的一种或多种。
11.根据权利要求1所述的方法，其中，蚀刻所述波导结构的所述第二部分包括光刻和 反应离子蚀刻。
12.—种设备，包括绝缘体上硅(SOI)晶片，所述绝缘体上硅晶片具有蚀刻到第一表面中的波导结构的第 一部分；以及具有晶体硅层的第一表面的第二晶片，通过薄氧化物将所述第二晶片的所述第一表面 键合到所述SOI晶片的所述第一表面，形成氧化物键合层，所述波导结构的第二部分蚀刻 到所述晶体硅层中。
13.根据权利要求12所述的设备，其中，通过薄氧化物键合包括通过晶片键合工艺键合。
14.根据权利要求13所述的设备，其中，所述设备是MOS(金属氧化物半导体)电容器 相位调制器的一部分。
15.根据权利要求14所述的设备，其中，所述氧化物键合层包括所述MOS电容器的栅极 氧化物。
16.根据权利要求13所述的设备，其中，所述晶片键合技术是氧等离子体辅助技术。
17.根据权利要求13所述的设备，其中，所述第二晶片为晶体硅晶片。
18.根据权利要求13所述的设备，其中，所述第二晶片为第二SOI晶片。
19.一种金属氧化物半导体(MOS)电容器光调制器，包括 光调制器结构，所述光调制器结构包括包括第一硅层的绝缘体上硅(SOI)部分，所述第一硅层包括波导结构的第一部分，所 述波导结构的所述第一部分包括第一极性的第一掺杂区域，以及具有第一表面的晶体硅层，利用晶片键合技术通过薄氧化物将所述晶体硅层的所述 第一表面键合到所述SOI部分的所述第一表面，所述晶体硅层形成所述波导结构的第二部 分，所述波导结构的所述第二部分包括第二极性的第二掺杂区域，所述氧化物键合层介于 所述第一掺杂区域和所述第二掺杂区域之间；以及用于为所述第一掺杂区域提供第一电压的第一触点和为所述第二掺杂区域提供第二 电压的第二触点。
20.根据权利要求19所述的MOS电容器光调制器，其中，所述晶体硅层是由晶体硅晶片 形成的。
21.根据权利要求19所述的MOS电容器光调制器，其中，所述晶体硅层包括第二表面， 当在注入层处分裂所述晶体硅晶片时形成所述第二表面。
22.根据权利要求19所述的MOS电容器光调制器，其中，所述晶体硅层是由第二SOI晶 片形成的。
23.根据权利要求19所述的MOS电容器光调制器，还包括与所述第一触点耦合的第一 插件以及与所述第二触点耦合的第二插件。
24.根据权利要求23所述的MOS电容器光调制器，还包括第一极性的第一重掺杂区域 以及第二极性的第二重掺杂区域，所述第一重掺杂区域与所述第一掺杂区域和所述第一触 点耦合，所述第二重掺杂区域与所述第二掺杂区域和所述第二触点耦合。
全文摘要
利用晶片键合技术的光调制器。一种方法的实施例包括蚀刻绝缘体上硅(SOI)晶片以在所述SOI晶片的第一表面上制造硅波导结构的第一部分，以及制备第二晶片，所述第二晶片包括晶体硅层，所述第二晶片包括晶体硅的第一表面。该方法还包括利用晶片键合技术将具有薄氧化物的所述第二晶片的所述第一表面键合到所述SOI晶片的所述第一表面，其中在所述晶体硅层中蚀刻所述硅波导结构的第二部分。
文档编号H01L21/334GK102033332SQ20101029430
公开日2011年4月27日 申请日期2010年9月21日 优先权日2009年9月25日
发明者A·刘, H·荣 申请人:英特尔公司