专利名称：半导体器件中的单轴拉伸应变的制作方法
技术领域：
本发明涉及半导体器件、尤其是III-V族半导体器件中的单轴拉伸应变。其特别地涉及具有量子阱有源层的半导体器件、特别是QWFET (量子阱场效应晶体管)中的单轴拉伸应变。
背景技术：
为了产生对逻辑电路的改进，期望的是产生在较高频率和较低功率下工作的器件结构，特别是场效应晶体管(FET)。用于数字电路设计的标准架构是CMOS。为了实现CMOS 电路，要求n-FET (以电子为载流子)和p-FET (以空穴为载流子)两者。常规CMOS设计在很大程度上是基于Si半导体技术。对于η-FET而言，已经使用 InSb作为半导体实现了非常高的操作频率和低操作功率。在此系统中在诸如GaAs的适当基底上生长一层AlJrvxSb并在其上面生长MSb的薄器件层。在该器件层上生长将提供电子的被小AlJrvxSb隔离层与其分离的施主层。器件层被适当地的层(再次地AlJrvxSb)覆盖，以将载流子约束在器件层区域中，该器件层区域形成量子阱。对于具有Al JrvxSb的组合物的区域而言，χ的值对于不同的区域可以不同。在MSb与Aljni_xsb之间存在晶格失配，这导致量子阱中的双轴应变并能够导致增加的载流子迁移率。^Sb具有非常高的电子迁移率，并且已经实现了极好的结果。期望的是能够产生具有与这些hSb n-FET相当的性能的p-FET。MSb具有相对高的空穴迁移率，因此相同的hSb/AlJrvxSb系统是用于产生具有适当性质的p-FET的适当的一个。量子阱结构中的应变对这些电气性质作出显著的贡献。量子阱结构由于化3匕与AlJrvxSb之间的晶格失配而处于显著的双轴压缩应变下。已知的是应变可能对载流子迁移率作出显著的贡献。在Si表面沟道器件中，已发现沿载流子传输方向的拉伸应变增强电子迁移率，而沿载流子传输方向的压缩应变增强空穴迁移率。使用应变的益处来提供改进的器件结构将是期望的。然而，必须以器件仍保持稳定且通过过度应变的存在不毁掉或丢失期望的电气性质的方式做到这一点。
发明内容
因此，在第一方面，本发明提供了一种半导体器件结构，包括有源层，其包括量子阱结构；缓冲层，其在有源层下面且邻近于有源层，其中，在缓冲层与有源层之间存在晶格失配，其将有源层置于双轴压缩应变下；以及向有源层施加单轴拉伸应变以沿着第二方向而不是沿着第一方向减少有源层上的压缩应变的装置，第一方向和第二方向在有源层的平面中。该半导体器件可以是用于诸如场效应晶体管的器件的前体结构，该前体采取如本文所述的包括缓冲层和有源层的外延分层结构的形式。前体结构可以包括P沟道或η沟道， 取决于期望的最终器件。可选地，前体结构可以包括临时或永久盖层，适当的覆盖材料对于技术人员来说是众所周知的。
本发明的布置使得能够沿着第一方向利用由压缩应变而引起的高载流子迁移率， 而在有源层上不存在这样的显著应变，使得导致物理损坏，连同电气性质的下降。这可以应用于P型和η型器件。有利地，形成诸如p-FET (或其前体结构)的ρ沟道器件和诸如n-FET (或其前体结构)的η沟道器件，各自的P沟道或η沟道位于第一方向上。这种方法因此允许使用相同的半导体器件系统进行相同基底上的P-FET和n-FET结构(或其前体结构)的改善的制造。通常，第二方向将基本上垂直于第一方向，在有源层的平面中。因此，通常与有源层中的电流方向正交地施加单轴拉伸应变。器件的有源部分可以是沿着第二方向无应变的，因此单轴拉伸应变和双轴压缩应变平衡。替换地，单轴拉伸应变可以超过双轴压缩应变，并且半导体器件结构可以处于沿第二方向的总拉伸应变下，导致与体半导体相比沿第一方向的更大的载流子迁移率。期望地，有源层由MSb形成且缓冲层由AlJrvxSb形成，但是可以采用替换半导体系统。在另一方面，本发明提供了一种制造半导体器件结构的方法，包括在基底上外延地生长缓冲层；在基底上外延地生长量子阱有源层，其中，在缓冲层与有源层之间存在晶格失配，其将有源层置于双轴压缩应变下；以及向有源层施加单轴拉伸应变以减少沿第二方向而不是沿第一方向的有源层上的压缩应变，第一方向和第二方向位于有源层的平面中。可以总体上将单轴拉伸应变施加于半导体器件结构。这可以用机械方法来完成， 诸如通过使半导体器件结构绕着位于第一方向上的轴弯曲或通过使半导体器件结构沿着第二方向伸展。这可以在将半导体器件结合到基础基底之前或之后发生。本发明的一个方面中的任何特征可以以任何适当组合的方式应用于本发明的任何其它方面。特别地，器件方面可以应用于方法方面和使用方面，反之亦然。参考附图，本发明延伸至基本上如本文所述的器件和方法。
现在将通过参考附图以示例的方式来描述本发明的特定实施例，在附图中 图1示出能够在本发明的实施例中使用的FET结构；
图2举例说明应变量子阱器件中的有源层上的压缩双轴应变； 图3举例说明依照本发明的实施例的向应变量子阱器件施加单轴拉伸应变的效果；以
及
图4举例说明依照本发明的实施例的由在单轴拉伸应变下的应变量子阱有源层形成的n-FET和p-FET器件。
具体实施例方式图1示出能够用于具有适当的材料和设计选择的n-FET器件或p-FET器件的器件结构。该器件结构具有在AlJrvxSb缓冲层2上生长的MSb量子阱有源层1。应认识到针对其它III-V半导体系统或者实际上完全使用应变量子阱结构的其它半导体系统，能够产生类似的结构。缓冲层是在基底3上生长的，基底3可以例如是GaAs的(但是Si是可能的替换)。缓冲层2通常约3 μ m厚，但是在适当的实施例中可以将此厚度减小至仅仅1 μ m, 并且其组成被选择为提供对有源层1中的载流子的有效约束——对于AlJrvxSb而言，这可能涉及对于P-FET而言约0. 35且对于n-FET而言0. 15的χ的值(电子比空穴显示出更强的约束，因此两个器件系统以不同的方式最优化)。InSb与AlJrvxSb之间的晶格失配将有源层1置于压缩应变下——此应变对于Ala35Ina65Sb而言为约m。有源层1对于不同的器件类型而言在厚度上是不同的。在其它器件层中还可能存在不同的材料选择。对于n-FET而言，有源层1可能约20nm厚——在此厚度下，用于载流子的量子态是丰富的。在有源层之上提供了 AlJrvxSb的隔离层12，并且在其之上，存在施主片14(其可以例如包括以约IX IO12CnT2掺杂的Te δ掺杂片)以提供电子作为用于n-FET的η沟道的载流子。其被AlJrvxSb的约束层16覆盖以约束量子阱结构中的载流子——其可以是 15 45nm 厚。对于p-FET而言，可以使用较薄的有源层，因为由晶格失配引起的位错将严重地限制空穴迁移率。约5nm的量子阱厚度足够薄，使得位错将不会限制空穴迁移率，但是足够厚，使得存在可用于载流子的足够的低能量子态。再次在有源层上提供具有适合于P沟道的组成的AlJrvxSb的隔离层12。在此之上，是具有适合于ρ沟道(其可以例如包括Be δ 掺杂片)以提供空穴作为用于P沟道的载流子的掺杂剂的施主片14。其再次被AlJrvxSb 的约束层16覆盖以约束量子阱结构中的载流子。每个FET的源极4、漏极5和栅极6在每种情况下是用适当的金属化过程在约束层16上形成的。其可以是掩膜和蚀刻的常规光刻或电子束光刻过程。栅极6必须具有对在源极4与漏极5之间的有源层1中形成的沟道中的导电性的控制——这要求其被过大厚度的绝缘体/较宽能带隙半导体与有源层1分离。图1示出了其中已经在栅极下面对约束层16进行回蚀以允许栅极电压有效地控制η沟道/p沟道的布置。在本发明的其它实施例中可以采用其它器件结构——在图1中所示的仅仅是供本材料系统使用的适当器件结构。本领域的技术人员将认识到可以将其它结构用于本材料系统，或者其在其它材料系统的情况下可能是适当的。如上文所指示的，n-FET和p-FET结构在这里仅仅是可以在本发明的实施例中使用的器件结构的示例，并且可以同样地使用替换器件结构。适合于P-FET的此类替换器件结构的一个示例是使用α-Sn作为半导体的系统， 而不是化釙(如在本申请人的英国专利申请GB 0906336. 3和题为“P-Type Semiconductor Devices”的同一日期的共同待决PCT申请中所讨论的，其被通过引用结合到本文中至法律允许的程度。适合于P-FET的另一示例是其中通过补偿由缓冲层与基底之间的热膨胀和晶格失配引起的缓冲层中的应变来增加有源层的厚度一一这在本申请人的英国专利申请GB 0906331. 4 和题为 “Strain Control in Semiconductor Devices” 的同一日期的共同待决 PCT申请中有更详细的描述，其被通过引用结合到本文中至法律允许的程度。图2举例说明有源层上的双轴压缩应变。MSb和AlJrvxSb两者采用闪锌矿晶体结构，但是MSb的晶胞明显大于AlJrvxSb的晶胞，导致两者之间的晶格失配和hSb量子阱结构上的几乎m的压缩应变，因为其被约束到具有χ = 0. 35的AlJrvxSb尺寸。此压缩应变广泛地对P型器件有益，因为其促进空穴传输。因此，在这种量子阱结构中空穴具有高迁移率，条件是量子阱本身足够薄，因为如果量子阱超过临界厚度(对于Ala35Ina65Sb上的 hSb 而言约 7nm，根据在 Crystal Growth Vol. 29 (1975) pp. 273-280 中阐述的在 Matthews和Blakeslee中阐述的模型)，则高压缩应变将导致位错。此布置有助于形成ρ型器件。在适当的材料系统中，诸如这里所讨论的hSb系统， 还发现其对于η型器件而言是有利的，因为已经发现在此类系统中拉伸应变也有助于电子迁移率。如果向器件施加单轴应变，则将确定第一方向和第二方向——一个没有应变，另一个有应变。在标称无应变方向上将有助于电子和空穴迁移率。如果沿着第一方向施加单轴压缩应变，则原则上沿着此方向将进一步增强空穴和电子迁移率。然而，这将应变的水平增加至非常高的值，因为洲应变已经是在晶体结构中将被接纳的显著的量。使用此类高值的应变将增加材料的物理毁坏的风险，结果对器件的电气性质造成损坏。向第一方向施加单轴拉伸应变实现了更有效的结果，如在图3中的平面图中所示，图3以示意图举例说明本发明的实施例。在不同条件下示出了 ^iSb的晶胞。在体中，晶胞(31)是无应变的，但是在Ala35Ina65Sb上生长的量子阱结构(32)中，其处于23%的压缩应变下。如上文所指示的，当沿着电流的方向——在本半导体系统中可以将其选作[100]或 [110]方向——施加(33)单轴压缩应变时，这在原则上增加空穴和电子迁移率，但是导致潜在的材料毁坏。然而，当与有源层的平面中的沟道电流方向基本上垂直地——在这种情况下沿着
或[110]方向——施加(34)单轴拉伸应变时，沟道中的载流子迁移率仍是高的，并且此外沿着电流方向将比沿着与电流正交的方向高。可以选择单轴拉伸应变的水平以使得沿W10]或[110]方向的总应变基本上为零，或者甚至足以使得沿W10]或[110] 方向的总应变是拉伸而不是压缩的。如图4所示，这有助于在相同取向上的在p_FET(41)(及其它ρ沟道器件)和n_FET (42)(及其它η沟道器件)两者的半导体器件结构上的形成，沟道位于[100]方向。这允许在单个半导体系统中一起实现增强的空穴和电子迁移率。存在可用于向半导体器件施加单轴应变的多种不同方法。这些包括机械方法、器件附近的不同材料的生长以及柔性基底的使用。将简要地描述每种方法，但应认识到，可以应用不损害器件的基本电气性质的施加单轴拉伸应变的任何方法，并且这里所示的方法仅仅是以示例的方式。在美国专利No. 6455397中讨论了用于向半导体器件产生单轴拉伸应变的一系列机械方法。所有这些技术都可以应用于已经生长的半导体器件结构(在美国专利No. 6455397中称为“薄膜”)，但是可能要求在常规厚度以下的器件基底的薄化以使得技术有效。在第一方法中，通过夹紧到应变床并用螺钉和微米组件来施加拉伸应变而机械地伸展薄膜。然后在处于张力下的同时将应变薄膜结合到附加基底。在第二方法中，将薄膜安装并结合到弯曲的附加基底，将曲率选择为实现特定的应变值。在第三方法中，附加基底位于弯曲支撑结构的曲率内。然后将薄膜结合到此附加基底——然后从支撑结构去除附加基底和薄膜并将附加基底结合到另一附加基底的基本上扁平的表面。所有这些方法都允许向这里所述类型的半导体器件结构施加受控单轴拉伸应变。在这里概述的应变过程的更多细节本身对于本发明并不是很重要，但是可以在美国专利No. 6455397中找到。在半导体器件附近使用不同材料的生长以在该器件中引发应变是已知的，但是其通常被用作引入压缩应变的机制(通过生长压紧器件区域以将其进一步压缩)。然而，(^hani等人在 Technical Digest of the International Electron Devices Meeting 2003，8 (2003)中讨论了涉及此类技术的其它方法，并且本技术领域的技术人员将认识到这种方法还可以用来提供单轴拉伸应变。Yin 等人在 Applied Physics Letters 87，061922 (2005)中讨论了使用柔性基底来施加单轴拉伸应变。在生长之后，将半导体器件转移到涂敷有柔性膜(在所述情况下，在 Si基底上形成的硼磷硅玻璃(BPSG)膜)的基底。将器件结构图案化成岛状物，并且对组装结构的加热允许应变随着BPSG膜的粘度随着温度快速地下降而变。这种方法再次允许施加可调谐单轴拉伸应变，并且Yin等人进行了进一步描述。制造此类半导体器件结构的方法能够采用常规方法与如上文所讨论的施加拉伸单轴应变的方法一起来形成基本器件结构。使用适当的外延生长方法在基底上生长缓冲层——分子束外延(MBE)和金属有机化学汽相沉积M0CVD)是特别适当的外延生长技术，但是可以使用任何适当的生长技术(其它示例是MOVPE、ALD和MECVD)。在适当温度下用MBE 或MOCVD进行的生长(在350°C能够实现有效的生长，但是可以执行生长直至hSb的熔点 520°C)适合于在GaAs上生长AlxIrvxSb,但是如技术人员将认识到的，可以使用其它外延生长方法。可以用类似的生长方法在其上面生长MSb量子阱结构，如用在技术文献中很好地确立的过程实现的其它绝缘体和掺杂剂层可以的那样。可以用任何适当的方法来进行将形成每个FET结构(对于其它器件结构而言可能要求替换金属化，但是适用相同的原理)的源极、漏极和栅极的金属化。可以在半导体器件结构的制造之后或制造期间采用用于施加单轴拉伸应变的过程，取决于哪个适合于所使用的应变产生过程。例如，对于在美国专利No. 6455397中描述的任何机械过程而言，将在施加单轴拉伸应变之前形成基本半导体器件结构，随后用在美国专利No. 6455397中所述的过程中的一个来施加应变。
权利要求
1.一种半导体器件结构，包括有源层，其包括量子阱结构；在有源层下面且邻近于有源层的缓冲层，其中，在缓冲层与有源层之间存在晶格失配， 其将有源层置于双轴压缩应变下；以及向有源层施加单轴拉伸应变以沿着第二方向而不是沿着第一方向减少有源层上的压缩应变的装置，第一方向和第二方向在有源层的平面中。
2.如权利要求1所述的半导体器件结构，其中，在半导体器件结构中形成P型器件，该 P型器件具有基本上沿第一方向取向的P沟道。
3.如权利要求2所述的半导体器件结构，其中，ρ型器件是p-FET。
4.如任一前述权利要求所述的半导体器件结构，其中，在半导体器件中形成η型器件， 该η型器件具有基本上沿第一方向取向的η沟道。
5.如权利要求4所述的半导体器件结构，其中，所述η型器件是n-FET。
6.如任一前述权利要求所述的半导体器件结构，其中，所述有源层沿第二方向是基本上无应变的。
7.如任一前述权利要求所述的半导体器件，其中，所述有源层包括^Sb量子阱结构。
8.如权利要求7所述的半导体器件结构，其中，所述缓冲层由AlJrvxSb形成。
9.如任一前述权利要求所述的半导体器件结构，其中，施加单轴拉伸应变的装置包括使半导体器件结构绕位于第一方向上的轴弯曲的装置。
10.如任一前述权利要求所述的半导体器件结构，其中，施加单轴拉伸应变的装置包括使半导体器件结构沿第二方向伸展的装置。
11.如权利要求10或权利要求11所述的半导体器件结构，其中，所述半导体器件结构在弯曲或伸展之前被结合到基础基底。
12.如任一前述权利要求所述的半导体器件结构，其中，与有源层中的电流的方向正交地施加单轴拉伸应变。
13.—种制造半导体器件结构的方法，包括在基底上外延地生长缓冲层；在基底上外延地生长量子阱有源层，其中，在缓冲层与有源层之间存在晶格失配，其将有源层置于双轴压缩应变下；以及向有源层施加单轴拉伸应变以沿着第二方向而不是沿着第一方向减少有源层上的压缩应变，第一方向和第二方向位于有源层的平面中。
14.如权利要求13所述的方法，其中，向有源层施加单轴拉伸应变的步骤包括总体上向半导体器件结构施加单轴拉伸应变。
15.如权利要求14所述的方法，其中，施加单轴拉伸应变的步骤包括在将半导体器件结构结合到基础基底之前或之后使半导体器件结构绕着位于第一方向上的轴弯曲。
16.如权利要求14所述的方法，其中，施加单轴拉伸应变的步骤包括在将半导体器件结构结合到基础基底之前或之后使半导体器件结构沿第二方向伸展。
17.基本上如上文参考附图所述的任何器件或方法。
18.上文参考附图所述的任何新型特征或特征的组合。
全文摘要
一种半导体器件结构包括有源层(1)和缓冲层(2)。有源层是量子阱结构。在缓冲层与有源层之间存在晶格失配，其将有源层置于双轴压缩应变下。向有源层施加单轴拉伸应变以沿着第二方向而不是沿着第一方向减少有源层上的压缩应变。这有助于沿第一方向的空穴和电子迁移率，使得半导体器件结构适合于p沟道和n沟道器件两者的形成。
文档编号H01L29/04GK102460705SQ201080026477
公开日2012年5月16日 申请日期2010年4月12日 优先权日2009年4月14日
发明者J. 瓦利斯 D., 杰弗里斯 R. 申请人:秦内蒂克有限公司