专利名称：Ntc热敏电阻用半导体瓷器组合物及ntc热敏电阻的制作方法
技术领域：
本发明涉及NTC热敏电阻用半导体瓷器组合物及NTC热敏电阻，尤其涉及含Mn、Ni及Fe的NTC热敏电阻用半导体瓷器组合物及使用其构成的NTC热敏电阻。
背景技术：
NTC热敏电阻已知有例如针对温度补偿用或温度检测用等用途。又，近年来，随着电子机器小型化及电路复杂化，谋求NTC热敏电阻自身特性的小偏差化。即，例如电阻值的偏差，先前容许在±5%以内，但最近要求至±1 0. 5%以内。关于上述小偏差化，更具体而言，谋求即使将NTC热敏电阻放置于125°C高温下，进而为对应车载而在175°C的更高温下，其特性也不易随时间变化，并且，谋求由制造步骤上可能不可避免产生的偏差特性的影响较小即制造成品率良好。 尤其关于后者的对因制造步骤上的条件偏差特性引起的影响，更详细说明，NTC热敏电阻的特性易受到制造步骤上的条件偏差、尤其焙烧步骤中的焙烧温度的偏差影响。例如由于焙烧炉的条件、应成为NTC热敏电阻的未焙烧片向炉内的投入量(充填量)及炉内的配置、焙烧炉的运转日的气象条件等，会导致影响未焙烧片的焙烧温度于未焙烧片间不期望地分散，其结果，会导致各个NTC热敏电阻的焙烧历程互不相同的事态。因此，可能会对所得NTC热敏电阻的电阻值等特性产生偏差。如此，NTC热敏电阻的特性具有所谓焙烧温度依赖性比较大的倾向。另一方面，对于NTC热敏电阻的特性偏差，作为焙烧后可对应的方法，已知有例如形成外部电极后于250 500°C温度下实施热处理，欲获得目标电阻值的电阻调整方法。但，由该热处理带来的电阻值的变化率因NTC热敏电阻中所使用的半导体瓷器组合物的组成或形状而不同，因此也有通过热处理获得目标值般的电阻值较困难的情形。作为对于本发明有兴趣的NTC热敏电阻用半导体瓷器组合物，例如日本特开平6-263518号公报(专利文献I)中揭示有以通式FezNixMn3_x_z04(x = 0 . 84 I并且0 < z< 1.6)表示的NTC热敏电阻瓷器组合物。根据专利文献1，该瓷器组合物于高温下的电阻变化率较小。但，可知专利文献I所记载的瓷器组合物的情形中，焙烧温度依赖性较大。另一方面，日本特开2005-150289号公报(专利文献2)中揭示有一种热敏电阻用组合物，其包含锰氧化物、镍氧化物、铁氧化物与锆氧化物，作为主成份，含有将锰氧化物以Mn换算为a摩尔％ (其中a为45 95，除去45与95)，且将镍氧化物以Ni换算为(100_a)摩尔％，使该主成份作为100重量％时，含有将铁氧化物以Fe2O3换算为0 55重量％ (其中，除去0重量％与55重量％)，且将锆氧化物以ZrO2换算为0 15重量％ (其中，除去0重量％与15重量％ )。根据专利文献2，通过该组合物于高温高湿使用下的电阻变化率较小，且可将低温侧(25 -40°C )下的B常数大范围地调整，而可对应于要求广范围的电路设计。但，可知专利文献2所记载的热敏电阻用组合物易受制造条件的影响，由此成品率较差，尤其高温放置下的可靠性不充分。更具体说明，专利文献2的该实施例中，作为发明范围内的试料21，揭示有含Mn:80. 0摩尔％及Ni 20. 0摩尔％的主成份，及相对于主成份100重量％，含10. 0重量％的Fe2O3的组成(换言之，相对于主成份100摩尔份，含9. 51摩尔份Fe的组成)，又，作为相同发明范围内的试料22，揭示有含Mn 80. 0摩尔％及Ni :20. 0摩尔％的主成份，及相对于主成份100重量％，含30. 0重量％的Fe2O3的组成(换言之，相对于主成份100摩尔份，含28. 54摩尔份的Fe的组成)。但，根据上述试料21的组成，可知于周围温度175°C的环境下，电阻值不期望地较大变化，高温环境下的可靠性不足。另一方面，如前述，已知通过焙烧后于250 500°C的温度下进行热处理而进行调整NTC热敏电阻的电阻值的情形中，根据上述试料22的组成，需要用于调整该电阻的比较
高的温度，因此，电阻调整操作后的特性偏差易变大，由此获得稳定的特性较困难，该点上可能使成品率下降。现有技术文献专利文献专利文献I :日本特开平6-263518号公报专利文献2 日本特开2005-150289号公报
发明内容
发明所要解决的问题因此，本发明的目的为提供一种NTC热敏电阻用半导体瓷器组合物，其焙烧温度依赖性低，且可减少电阻调整操作后的电阻值偏差，由此可提高制造成品率，又，可减少高温环境下的电阻变动。本发明的其他目的为提供一种使用上述半导体瓷器组合物来构成的NTC热敏电阻。解决问题的技术手段本发明的NTC热敏电阻用半导体瓷器组合物的特征在于，包含Mn、Ni及Fe，为解决上述技术性问题，Mn与Ni合计设为100摩尔％时，各个元素的摩尔比率是Mn为70 80摩尔％，Ni为20 30摩尔％，且使Mn和Ni的总摩尔量设为100摩尔份时，Fe含量为15摩尔份以上且25摩尔份以下。上述NTC热敏电阻用半导体瓷器组合物，优选为使Mn与Ni的总摩尔量设为100摩尔份时，还含有2摩尔份以上且40摩尔份以下的范围内的Co。又，本发明也针对使用上述半导体瓷器组合物构成的NTC热敏电阻。本发明的NTC热敏电阻的特征在于，具备用上述半导体瓷器组合物形成的部件本体，及夹着部件本体的至少一部份且对置设置的第I电极和第2电极。发明效果根据本发明，首先可获得焙烧温度依赖性低的NTC热敏电阻用半导体瓷器组合物。因此，无需焙烧时的温度条件的严密管理，由此，可简化用于制造的步骤管理，且可提高成品率，因此可谋求NTC热敏电阻的制造成本下降。
又，根据本发明，可获得125°C或175°C的高温环境下的电阻变动小，即具有高特性稳定性的NTC热敏电阻用半导体瓷器组合物。再者，根据本发明的NTC热敏电阻用半导体瓷器组合物，如上述，即使125°C或175°C的温度下的电阻变动较小，在焙烧后的电阻调整下所应用的250 500°C温度范围下的热处理中，也可以比较低温且比较短时间地使电阻值容易变化。另，为调整电阻，需要比较高的温度或比较长的时间的情形中，有焙烧后的用于电阻调整的热处理操作后的电阻偏差变大的倾向，但根据本发明的半导体瓷器组合物，如上述，可以比较低温且比较短时间使电阻值容易变化，因此可抑制焙烧后的用于电阻调整的热处理操作后的电阻偏差。此也有助于成品率的提高，其结果，可谋求NTC热敏电阻的成本下降。本发明的NTC热敏电阻用半导体瓷器组合物中，使Mn和Ni的总摩尔量设为100摩尔份时，若还含有2摩尔份以上且40摩尔份以下范围内的Co，则可提高NTC热敏电阻的断裂强度。
图I为图解显示使用本发明半导体瓷器组合物而构成的层叠型NTC热敏电阻I的剖面图。图2为图解显示使用本发明半导体瓷器组合物而构成的单板型NTC热敏电阻21的剖面图。
具体实施例方式本发明的半导体瓷器组合物例如为用于图I所示的层叠型NTC热敏电阻I或图2所示的单板型NTC热敏电阻21中。首先，参照图I及图2，针对层叠型NTC热敏电阻I及单板型NTC热敏电阻21的结构进行说明。参照图1，层叠型NTC热敏电阻I实质上具备长方体状的部件本体2。部件本体2具有含多个层3的层叠结构，在特定的层3之间形成内部电极4及5。内部电极4及5分类成第I内部电极4与第2内部电极5,第I内部电极4与第2内部电极5于层叠方向上交替配置。此处，形成为第I及第2内部电极4及5夹着部件本体2的一部份而对置的结构。在部件本体2的一端面6上形成第I外部电极8，在部件本体2的另一端面7上形成第2外部电极9。这些外部电极8及9例如通过将Ag作为导电成份的导电性膏的烧结而形成。前述第I内部电极4被拉出至部件本体2的一端面6，因而与第I外部电极8电性连接，第2内部电极5被拉出至部件本体2的另一端面7，因而与第2外部电极9电性连接。 第I及第2外部电极8及9上，分别于必要时形成例如含Ni的第I镀敷膜10及11，进而在其上形成例如含Sn的第2镀敷膜12及13。接着，参照图2，单板型NTC热敏电阻21实质上具备矩形之板状部件本体22，以夹着该部件本体22且对置的方式形成有第I及第2电极23及24。如此的NTC热敏电阻I及21中，部件本体2及22由本发明的半导体瓷器组合物构成。本发明的NTC热敏电阻用半导体瓷器组合物如前述，包含Mn、Ni及Fe ,Mn与Ni合计设为100摩尔％时,各个元素的摩尔比率是Mn为70 80摩尔％,Ni为20 30摩尔且使Mn和Ni的总摩尔量设为100摩尔份时，Fe的含量为15摩尔份以上且25摩尔份以下。如前述，如此组成的半导体瓷器组合物的焙烧温度依赖性低，且可减少电阻调整操作后的电阻值偏差，由此可提高NTC热敏电阻I及21的制造成品率。又，可减少NTC热敏电阻I及21的高温环境下的电阻变动。又，构成部件本体2及22的半导体瓷器组合物在使Mn与Ni的总摩尔量设为100摩尔份时，若还含有2摩尔份以上且40摩尔份以下范围内的Co，则可提高NTC热敏电阻I及21的断裂强度。接着，针对图I所示层叠型NTC热敏电阻I的制造方法的一例进行说明。
首先，作为陶瓷胚原料，准备Mn304、Fe203及NiO的各粉末，以及根据需要的Co3O4粉末，将这些粉末特定量称量，接着，将该称量物投入球磨机中，连同含氧化锆等的粉碎媒介物充分进行湿式粉碎，其后，以特定温度预烧，制成陶瓷粉末。接着，在上述陶瓷粉末中加入特定量的有机粘合剂及水，以湿式进行混合处理成浆状，其后，使用刮刀成膜法等实施成形加工，制成应成部件本体2中各层3的陶瓷生胚片。接着，例如使用以Ag-Pd为主成份的导电性膏，于上述陶瓷生胚片上实施网版印刷，形成应成内部电极4或5的导电性膏膜。接着，将形成有导电性膏膜的多个陶瓷生胚片层叠，且以从外侧夹入其的方式层叠未形成有导电性膏膜的陶瓷生胚片，通过按压这些陶瓷生胚片而制作应成层叠结构的部件本体2的未加工层叠体。接着，将该未加工层叠体视必要切断成特定尺寸后，例如收纳于氧化锆制匣中，例如以300 500°C温度进行脱粘合剂处理后，例如以1100 1200°C范围的特定温度实施焙烧处理,获得部件本体2。其后，于部件本体2的两端面6及7上，涂布例如以Ag为主成份的导电性膏后进行烧结，形成外部电极8及9。其后，将形成有外部电极8及9的部件本体2视必要例如以250 500°C的温度进行热处理，进行电阻调整。此处，关于热处理温度及时间，根据期望的电阻变化量而改变。接着，于外部电极8及9的表面，利用电解镀敷而形成例如含Ni的第I镀敷膜10及11，接着，形成例如含Sn的第2镀敷膜12及13。如此，完成图I所示的层叠型NTC热敏电阻I。另，外部电极8及9只要对于部件本体2的密接性良好即可，例如也可以溅射法或真空蒸镀法等薄膜形成方法而形成。又，作为陶瓷胚原料使用了 Mn304、Fe203> Co3O4及NiO等氧化物，但对于各Mn、Fe、Co及Ni也可使用碳酸盐、氢氧化物等。接着，针对图2所示单板型NTC热敏电阻21的制造方法的一例进行说明。首先，与层叠型NTC热敏电阻I的情形相同，制作陶瓷粉末，接着，使其成为浆状。其后，使用刮刀成膜法等实施成形加工，制作陶瓷生胚片，接着，以获得特定厚度的方式，通过将这些陶瓷生胚片叠放、按压，而获得应成为部件本体22的陶瓷生胚成形体。接着，例如使用以Ag-Pd为主成份的导电性膏，在上述陶瓷生胚成形体的两面实施网版印刷，而形成应成为电极23或24的导电性膏膜。
接着，将形成有导电性膏膜的陶瓷生胚成形体视必要切断成特定尺寸后，例如收纳于氧化锆制匣内，进行脱粘合剂处理后，例如以1100 1200°C范围的特定温度实施焙烧处理。其后，视必要例如以250 500°C的温度进行特定时间的热处理、电阻调整。如此，完成图2所示单板型NTC热敏电阻21。另，关于上述电阻调整操作，单板型NTC热敏电阻21的情形中，也可利用切削其一部份的修整加工而进行电阻调整。与此相对，层叠型NTC热敏电阻I的情形中，实质上无法进行利用切削其一部份的修整加工的电阻调整。由此，由焙烧后的热处理的电阻调整较容易，尤其成为层叠型NTC热敏电阻I的显著优点。接着，针对用以求得本发明的范围而实施的实验例进行说明。另，实验例中，将如图2所示单板型NTC热敏电阻作为试料而制作。 [实验例I]首先，作为陶瓷胚原料，准备Mn3CVFe2O3及NiO的各粉末，将这些粉末以成为如表I所示组成的方式进行称量。表I中，在「Mn」及「Ni」的各栏内，关于Mn3O4及NiO，分别表示相对于换算成Mn及Ni的总摩尔量的摩尔量百分率，在「Fe/(Mn+Ni)」的栏内，Mn3O4与NiO分别为基于将换算成Mn及Ni时的总摩尔量设为100摩尔份时，将Fe2O3的含量换算成Fe的摩尔份而表示。接着，将上述称量物投入球磨机中，连同含氧化锆的粉碎媒介物充分进行湿式粉碎，其后，于730°C的温度下预烧2小时，制成陶瓷粉末。接着，在上述陶瓷粉末中加入特定量的有机粘合剂及水，以湿式进行混合处理成浆状，其后，使用刮刀成膜法实施成形加工，制成陶瓷生胚片。接着，以获得约0. 70mm厚度的方式，通过将多个上述陶瓷生胚片叠放、按压，而获得陶瓷生胚成形体。接着，使用以Ag-Pd为主成份的导电性膏，在上述陶瓷生胚成形体的两面实施网版印刷，形成导电性膏膜。接着，将形成有导电性膏膜的陶瓷生胚成形体以成2. 0mmX2. Omm平面尺寸的方式切断后，收纳于氧化锆制匣内，进行以350°C温度保持8小时的脱粘合剂处理后，以特定温度实施焙烧处理，获得单板型NTC热敏电阻的试料。此处，为评估焙烧温度依赖性，作为上述焙烧处理的温度，采用1100°C与1150°C，以4端子法测定各个温度下焙烧后而得的各NTC热敏电阻的室温(25°C)下的电阻值，即1100°C焙烧下的电阻值R25 (1100°C )及1150°C焙烧下的电阻值R25(1150°C )。然后，基于AR/AT =[出25(1150。0-1 25 (1100。0}/%5(1100。0/(1150-1100)]\100式，算出相对于焙烧温度T[°C ]的变动的电阻值R变化率AR/AT[% /°C ]。其结果显示于表I之「AR/A T (1100-1150% 间」栏内。又，对于焙烧温度1125°C下所得的NTC热敏电阻，求得125°C及175°C的各温度下放置100小时前后的电阻变化率。即，利用4端子法，求得高温放置试验前的NTC热敏电阻的室温(25°C )下的电阻值R25 (0小时)，且求得125°C及175°C的各温度下放置100小时后的室温(250C )下的电阻值R25 (100小时)，并基于AR/R = {R25(100小时)_电阻值R25(0小时)}/电阻值R25(0小时)式，算出电阻变化率AR/R[%]。其结果对于125°C放置是显示于表I的「AR/R(125°C )」，及175°C的放置是显示于「AR/R(175°C )」的各栏内。
又，对于焙烧温度1125°C下所得的NTC热敏电阻，评估实施电阻调整操作后的电阻偏差。即，250 500°C的范围内，将由4端子法求得的电阻值5%变化(增加)的热处理温度按每试料地改变而采用，基于R3CV =标准偏差/平均值X300式，算出该温度下实施保持2小时的热处理后的电阻偏差R3CV[% ]。其结果显示于表I的「电阻调整后R3CV」栏内。[表 I]
权利要求
1.ー种NTC热敏电阻用半导体瓷器组合物，其特征在干， 包含Mn、Ni及Fe，将Mn和Ni合计设为100摩尔％时，各个元素的摩尔比率为Mn :70 80摩尔％，Ni :20 30摩尔％，且 将Mn和Ni的总摩尔量设为100摩尔份吋，Fe的含量为15摩尔份以上且25摩尔份以下。
2.如权利要求I所述的NTC热敏电阻用半导体瓷器组合物，其中，将Mn和Ni的总摩尔量设为100摩尔份时,还含有2摩尔份以上且40摩尔份以下的范围的Co。
3.—种NTC热敏电阻，其具备 用权利要求I或2所述的半导体瓷器组合物形成的部件本体，以及 夹着所述部件本体的至少一部份且对置设置的第I电极及第2电极。
全文摘要
本发明提供一种NTC热敏电阻用半导体瓷器组合物，其焙烧温度依赖性低，且可缩小电阻调整操作后的电阻值的偏差，又，可缩小高温环境下的电阻变动。本发明涉及用以构成NTC热敏电阻(1)的部件本体(2)所使用的半导体瓷器组合物，其包含Mn、Ni及Fe，Mn与Ni合计设为100摩尔％时，各个元素的摩尔比率为Mn70～80摩尔％，Ni20～30摩尔％，且将Mn与Ni的总摩尔量设为100摩尔份时，Fe含量为15摩尔份以上且25摩尔份以下。较佳为将Mn与Ni的总摩尔量为100摩尔份时，以2摩尔份以上且40摩尔份以下的范围还含有Co。
文档编号H01C7/04GK102686532SQ20108006002
公开日2012年9月19日 申请日期2010年12月28日 优先权日2010年1月12日
发明者三上三知 申请人:株式会社村田制作所