专利名称：具应力再分布层的集成电路系统的制作方法
技术领域：
本发明是关于集成电路系统，特别是关于在集成电路系统中使用应力再分布层的系统。
背景技术：
可携式电子装置例如移动电话、笔记本电脑与PDA的快速成长市场是现代生活不可或缺。许多便携设备表示下一世代集成电路系统最大的潜在市场之一。这些装置具有显着影响制造集成的独特属性，它们通常必须很小、很轻并且多功能，以及它必须是以相对低成本而大量制造。随着半导体产业的延伸，电子产业已经见证前所未见的商业竞争压力，以及客户期待增加与市场上有意义的产品分化机会降低。在发展下一世代产品蓝图中，集成电路、材料工程与发展是下一世代电子插入策略的核心。未来的电子系统会更具智能、具有更高的密度、使用较低功率、操作速度更快，并且以低于今日的成本而可包含混合的技术装置与组合结构。目前供应者奋斗于提供高速计算器装置，预计在不久的将来超过太赫兹(THz)。目前的技术、材料、设备与结构提供对于这些新装置基本组合的挑战，而尚未适当针对冷却与信赖度而考虑。下一阶段互连组合的技术能力框架仍未知，尚未有已辨识的明确成本效应技术。 在下一世代装置的表现需求之外，产业现正需要成本为主要产品区分以符合利润目标。因此，蓝图是使电子装置成为精准、超威小形成因子，这需要自动化以达成可接受的良率。这些挑战不仅需要制造自动化，也需要数据流与信息的自动化至产品管理者与客户。已经有许多方法针对微处理器与具有连续世代半导体的可携式电子装置的进阶需求。许多产业准则识别目前半导体能力与可获得支持电子技术之间的缺口。目前技术的限制与议题包含增加计时速度、EMI辐射、热负载、第二层组装信赖度压力与成本。当这些封装系统随着变化的环境需求发展至合并更多组件时，压缩技术范围的压力成为更具挑战。更重要的是，随着持续增加的复杂性，在制造过程中，错误的潜在风险增加。根据持续增加的商业竞争压力，随着增加的客户期待与市场上有意义的产品分化机会降低，关键在于找到这些问题的解答。此外，降低成本、降低生产时间、改善效率与效能以及符合竞争压力的需求更增加找到这些问题的答案的急迫性。因此，需要更小的足迹与更强大封装与制造方法。长期寻求这些问题的解答，但是先前发展并未教导或是建议任何解答，并且这些问题的解答难倒熟知此技艺的人士。
发明内容
本发明提供制造集成电路系统的方法，包含提供具有晶体管与金属化层的基板；形成金属垫与所述基板的所述金属化层直接接触；形成钝化层与所述金属垫直接接触并且覆盖所述基板；在所述钝化层上形成路由追踪与所述金属垫直接接触，并且所述路由追踪实质大于所述金属垫以及所述路由追踪并未通过后续层而电性绝缘；以及形成凸块以所述路由追踪连接至所述金属垫。本发明提供集成电路系统，包含具有晶体管与金属化层的基板；与所述基板的所述金属化层直接接触的金属垫；与所述金属电直接接触且覆盖所述基板的钝化层；在所述钝化层上与所述金属垫直接接触的路由追踪，并且所述路由追踪是实质大于所述金属垫，以及所述路由追踪并未通过后续层而电性绝缘；以及以路由追踪而直接连接至所述金属垫的凸块。除了上述之外，本发明的一些实施力具有其他步骤与组件。熟知此技艺的人士参考附随图式与后续详细说明后，可知所述步骤与组件是明显的。
图1是本发明实施例中集成电路系统的俯视图。图2是图1集成电路系统沿着线2-2的横切面图示。图3A是图2的集成电路系统的制造晶圆提供相。图;3B是图3A集成电路系统的放大区域。图3C是图;3B的集成电路系统在制造的深次收集器植入势垒蚀刻相的图示。图3D是图;3B的集成电路系统在制造的深次收集器植入相之后的图示。图3E是图;3B的集成电路系统在制造的高温退火相之后的图示。图3F是图;3B的集成电路系统在制造的植入势垒成长相之后的图示。图3G是图;3B的集成电路系统在制造的植入势垒成长相之后的图示。图;3H是图;3B的集成电路系统在制造的植入相之后的图示。图31是图;3B的集成电路系统在制造的栅极介电蚀刻相之后的图示。图3J是图;3B的集成电路系统在制造的栅极沉积相之后的图示。图;3K是图;3Β的集成电路系统在制造的源极与汲极蚀刻形成相之后的图示。图3L是图;3Β的集成电路系统在制造的源极与汲极沉积相之后的图示。图3Μ是图;3Β的集成电路系统在制造的聚合物处理相之后的图示。图3Ν是图;3Β的集成电路系统在制造的路由层蚀刻相之后的图示。图30是图;3Β的集成电路系统在制造的金属沉积相之后的图示。图3Ρ是图;3Β的集成电路系统在制造的回流相之后的图示。图4是本发明另一实施例中集成电路封装系统的横切面图示。图5是本发明另一实施例中集成电路封装系统的横切面图示。图6是本发明另一实施例中图1的集成电路系统制造方法的流程图。主要组件符号说明集成电路系统100遮蔽层102金属垫104路由追踪106凸块108 柱脚部202 肩部204
下凸块金属化部206 半球形表面208 基板210 晶体管组件212 金属化层214 侧壁216 晶圆302 势垒304 光阻306 通孔308
深次收集器槽310 势垒321 势垒312 部分314 晶体管槽316 延伸318 栅介电320 栅沟渠322 栅极32
栅极金属层326 插头328 残余层330 栅极324 金化层追踪332 金属化层绝缘体334 钝化层3；35 通孔336 钝化层338 集成电路系统400 基板402 晶体管组件404 金属化层406 金属垫408 钝化层410 路由追踪412 坚固层414
柱脚部418
焊料部420
凸块416
球形表面422
集成电路系统500
基板502
晶体管组件504
金属化层506
金属垫508
钝化层510
路由追踪512
坚固层514
柱脚部518
焊料球516
凸块51具体实施例方式以下的实施例详细说明使得熟知此技艺之人士能制造并使用本发明。可理解其他的实施例是基于本发明的揭露内容，以及可在不脱离本发明范围而进行系统、工艺或机械改变。在以下的说明中，许多特定的细节是用以提供完全了解本发明。然而，可明白本发明的实施可不需要这些特定细节。为了避免混淆本发明，一些已知的电路、系统架构与工艺步骤不再详细揭露。本发明实施例的图示是半图示而不是照比例，特别是一些尺寸是用以清楚呈现而在图式中夸大显示。同样地，虽然作为说明的图式显示相同位向，但在图式中的描述大部分是多变的。通常，本发明可在任何位向中操作。除此之外，当揭露多个实施例，且具有一些共同特征时，为了清楚与简单说明、描述与理解，彼此相同与相似的特征是以相同的组件符号表示。实施例标注为第一、第二等实施例是作为描述方便，并非具有任何其他意义或是限制本发明。为了说明目的，本案所使用的“水平”一词是定义为与平面或是基板表面平行的平面，无关于它的位向。“垂直”一词是指垂直于如上所定义的水平的方向。“上方”、“下方”、 “底部”、“顶部”、“侧”(“侧壁”)、“更高”、“更低”、“更上”、“上方”与“之下”用词定义是相对于水平平面，如图所示。“上”一词是指组件之间直接接触。本案中“处理” 一词包含在形成所述结构中所需要的材料或是光阻沉积、图案化、 曝光、显影、蚀刻、清洗与/或材料或光阻的移除。参阅图1，显示本发明实施例中集成电路系统100的俯视图。所显示的集成电路系统100具有遮蔽层102环绕金属垫104。遮蔽层102可为热固性聚亚酰胺或是其他绝缘与冲击吸收层。通过在遮蔽层102中形成孔洞，而暴露所述金属垫104。在遮蔽层102的表面上形成路由追踪106例如铝追踪。“路由追踪”定义为传导组件用于组件之间的路由信号。路由追踪106实质延伸在金属垫104之外，以产生实质大于金属垫104的路由追踪。在路由追踪106顶上制造与配置凸块108，成为外部封装或装置 (未显示)上连接的接口。如图所示，金属垫104配置在四个矩阵中。金属垫104的配置可为规则或是不规则，取决于凸块108与下方电路(未显示)的配置。再者，路由追踪106可连接多个金属垫 104至单一凸块108或是可连接一金属垫104至多个凸块108。参阅图2，显示图1集成电路系统100沿着线2-2的横切面。集成电路系统100 具有凸块108形成在路由追踪106的顶上。所示凸块108具有柱脚部202、肩部204以及下凸块金属化部206。下凸块金属化部206通常形成在许多层中，来自金属组成物力如铜、 铬、镍、钛、钒与其他金属，取决于所要的凸块材料与特性。柱脚部202也可由不同金属所制成，例如铜。焊料部204是由锡与铅制成。焊料部204具有半球形表面208，它是由回流工艺步骤形成。路由追踪106与金属垫104直接接触且显示在遮蔽层102顶上。路由追踪106完全覆盖未被遮蔽层102所覆盖的金属垫104。 路由追踪106更延伸至覆盖凸块108侧部的遮蔽层部分。金属垫104形成于例如硅基板的基板210之上。基板210具有晶体管组件212与金属化层214。已经发现本发明具有许多功效。首先，由于凸块形成在路由追踪106上，而不是形成在金属垫104上，所以遮蔽层102在凸块108整个面积之下，并且可用以保护基板不受到透过凸块108转移的机械力。以此方式抵销凸块108维持机械力不从凸块108通过金属垫104直接转移至基板 210。持续重要的是当晶体管组件212与金属化层214变得更小且对于冲击更敏感时，保护基板不受到外力。特别地，当晶体管组件212与金属化层214变成更小，使用易脆低k(低 kappa)介电，例如氟或是碳掺杂的二氧化硅在非常薄的绝缘层中对抗电荷建立与交谈。使用低k介电质降低寄生电容，但是保护这些敏感组件变得非常重要，并且通过抵销凸块108 不受使用路由追踪106的金属垫104影响而完成。其次，已经发现可以通过抵销凸块108的位置不受金属垫104影响，而实现实质的生产获得。此发明设计在凸块108形成之前，促进测试集成电路系统100的“凸块模式前探针”。通过促进铸造厂与凸块服务提供商之间划分制造逻辑，此测试有重大改善。第三，本发明未预期的功效是凸块的大小不受限于金属垫104的大小。当金属垫 104的大小随晶体管组件212收缩尺存而收缩，依照需求而设计凸块108而与外部组件或是连接(未显示)接合。因此，已经发现当金属垫104可持续降低尺寸而不对凸块108造成不利影响，凸块可形成任何大小而利于适当的外部连接。最后，未预期的生产改善是在路由追踪106之上免除第二聚合物层(未显示)。通过产生具有侧壁216的凸块108的柱脚部202，所述侧壁216不受焊料部204弄湿，免除聚合物层保护路由追踪106的需求。这降低产品的成本。可通过氧化作用制造不可湿的柱脚部202的侧壁216。参阅图3A，显示图2的集成电路100在制造的晶圆提供相。集成电路系统100具有图2的基板210作为晶圆302的部分。图3A-3P描述形成图2晶体管组件212例如晶圆302上CMOS晶体管逻辑的PMOS MOSFET的高度简化工艺概述。必须注意晶圆302尚可形成许多组件，例如内存、逻辑、模拟装置或是其他，取决于集成电路系统100的应用。参阅图:3B，显示图3A的集成电路系统100放大的区域304。集成电路系统100具有晶圆302例如具有深次收集器移植势垒304沉积于上的硅晶圆，以及具有沉积光阻306 的膜沉积于深次收集器植入势垒304。光阻306具有通孔308，它暴露深次收集器植入势垒304的部分至蚀刻工艺。参阅图3C，显示;3B的集成电路系统100在制造的深次收集器植入势垒蚀刻相的图示。集成电路系100具有深次收集器植入势垒304蚀刻暴露晶圆302的部分308。参阅图3D，显示图;3B的集成电路系统100在制造的深次收集器植入相之后的图示。晶圆302具有深次收集器槽310植入在晶圆302中，以及图3C的深次收集器植入势垒 304已经被移除。参阅图3E，显示图;3B的集成电路系统100在制造的植入势垒成长相之后的图示。 集成电路系统100具有深次收集器槽310，透过高温退火工艺而分散在晶圆302内。参阅图3F，显示图;3B的集成电路系统在制造的植入势垒成长相之后的图示。集成电路系统100具有植入势垒321，例如硅氮化物沉积覆盖晶圆302与深次收集器槽310。参阅图3G，显示图;3B的集成电路系统在制造的植入势垒成长相之后的图示。集成电路系统100具有光阻306沉积在植入势垒312上。植入势垒312已被蚀刻， 以显露出深次收集器槽310的部分314，将成为晶体管壁。参阅图:3H，显示图;3B的集成电路系统在制造的植入相之后的图示。集成电路系统 100具有晶体管壁316植入在深次收集器槽310中。晶体管槽316具有延伸318。延伸是源极与汲极朝向信道的低掺杂区域，并且避免汲极-基板接合的未成熟分裂。参阅图31，显示图;3B的集成电路系统在制造的栅极介电蚀刻相之后的图示。沉积栅介电320，例如二氧化硅(SiO2)或是低k介电质例如氟或是碳掺杂的二氧化硅，以覆盖深次收集器槽310，晶圆302。光阻306已被沉积在栅介电320上。蚀刻栅介电320以形成栅沟渠322。参阅图3J，显示图;3B的集成电路系统在制造的栅极沉积相之后的图示。集成电路系统100具有栅沟渠322中剥离的图31光阻306与沉积的栅极324。栅极3M可由金属沉积形成，并且可由堆栈的钛氮化物(TiN)、钛-铝(TiAl)、钽(Ta)与钛氮化物(TiN)组成。 栅极金属层3 亦覆盖栅介电质320。参阅图3K，显示图;3B的集成电路系统100在制造的源极与汲极蚀刻形成相之后的图示。集成电路系统100具有图3J的栅金属层3 返回蚀刻以暴露栅介电质320。沉积光阻306以覆盖栅介电质320与栅极324。栅介电质蚀刻至晶体管壁316之下，以由栅介电质 320暴露深次收集器槽310。参阅图3L，显示图;3B的集成电路系统100在制造的源极与汲极沉积相之后的图示。集成电路系统100具有源极与汲极插头328，例如钨(W)源极与汲极插头沉积在晶体管壁316上。源极与汲极残余层330覆盖栅极324与栅介电质320。参阅图3M，显示图;3B的集成电路系统100在制造的聚合物处理相之后的图示。集成电路系统100具有晶体管组件212形成于晶圆302中，并且具有金属化层214沉积在晶体管组件212之下。形成的金属化层214具有金化化层追踪332包埋于金属化层绝缘体334 中。在金属化层214之下形成金属垫104。金属垫104连接至金属化层追踪332，所述金属化层追踪332将连接金属垫104至晶体管组件212。金属垫104亦与金属化层绝缘体334 接触。覆盖部分的金属垫104与金属化层214的是钝化层335，例如硅氮化物(SiN)。钝化层335作为金属化层214与遮蔽层102之间的高拉伸强度电阻层。覆盖钝化层335与部分金属垫104的是遮蔽层102。当对于晶体管组件212产生保护势垒对抗冲击时，遮蔽层已经被处理而暴露部分的金属垫104。参阅图3N，显示图;3B的集成电路系统100在制造的路由层蚀刻相之后的图示。集成电路系统100具有路由追踪106直接形成在遮蔽层102上，且连接至金属垫104。参阅图30，显示图;3B的集成电路系统在制造的金属沉积相之后的图示。集成电路系统100具有光阻306形成在遮蔽层102之下并且具有通孔336。通孔336由凸块108的柱脚部202与焊料部204填充。参阅图3P，显示图;3B的集成电路系统在制造的回流相之后的图示。集成电路系统 00具有图30的光阻306移除后以暴露凸块108。凸块108已经被处理以确保在回流过程中，侧壁沈对于焊料是不可湿的。在遮蔽层102与金属化层214之间及金属垫104边缘之上，形成钝化层338，例如硅氮化物(SiN)，它提供下方晶体管组件212的高拉伸强度保护。钝化层338环绕金属垫 104的边缘。参阅图4，说明本发明另一实施例中集成电路系统400的横切面。集成电路系统 400具有基板402，例如硅基板。基板402具有晶体管组件404与金属化层406。金属垫408 形成在基板402上方。在金属垫408的边缘上方，形成钝化层410，例如硅氮化物(SiN)，它提供下方晶体管组件404的高拉伸强度保护。钝化层410环绕金属垫408的边缘。路由追踪412，例如铝或是铜追踪，形成在钝化层410的表面上。路由追踪412实质延伸至金属垫408的边缘之外。这造成路由追踪412实质大于金属垫408。在路由追踪412上方形成坚固层414，它典型是由铜、镍、金、钛或是其组合而制成。坚固层比金属垫408、钝化层410与路由追踪412厚。坚固层414的厚度降低金属化层 406与晶体管组件404处的应力。在坚固层414顶上是具有柱脚部418与焊料部420的凸块416。此处的坚固层定义为具有合理坚固性的传导层，以在凸块416与封装基板402之间实质分布热膨胀系数。可使用有限组件分析计算坚固层414的最佳厚度。相信当钝化层410仅覆盖金属垫408周围时，应力集中且通过钝化层410的开口传送至基板402中。发现使用坚固层414会分布参与集成电路系统400生产与使用的力。因此，当增加终线良率时，本发明减缓传送至基板402的应力程度，且改善装置的可信赖度。再者，发现使用坚固层414，由于不需要聚亚酰胺就能降低应力，因此免除对于聚亚酰胺层的需求而减少工艺步骤与时间。这排除了聚亚酰胺程序，当用相同的基本镀凸块工艺不需要其他额外步骤可完成坚固层414时，4因而减少工艺复杂度、成本与周期时间。此外，坚固层414也用以分布电流，因而排除电迁移的问题。最终发现坚固层414 使得凸块几何由下方金属垫408几何与位置的解除限制。柱脚部41也可由不同金属，例如铜，而制成。焊料部420由锡与铅制成。在回流工艺步骤中，焊料部420形成球形表面422。路由追踪412与坚固层414连接凸块416至金属垫408。路由追踪412与金属垫407直接接触。路由追踪412完全覆盖未被钝化层410覆盖的金属垫408。路由追踪412更延伸至覆盖凸块416侧的钝化层410部分上。坚固层414 未与路由追踪412电性绝缘，以及坚固层414本身未与后续层电性隔离。参阅图5，说明本发明另一实施例中集成电路系统500的横切面。集成电路系统 500具有基板502，例如硅基板。基板502具有晶体管组件504与金属化层506。金属垫508 形成在基板502上方。在金属垫508的边缘上方，形成钝化层，例如硅氮化物(SiN)，它提供下方晶体管组件504的高拉伸强度保护。钝化层510环绕金属垫508的边缘。路由追踪512，例如铝或铜追踪，形成在钝化层510的表面上。路由追踪512实质延伸至金属垫508的边缘之外。这造成路由追踪512实质大于金属垫508。在路由追踪51上方形成坚固层514，坚固层514典型是由铜、镍、金、钛或是其组合制成。在坚固层514顶上是凸块，例如具有柱脚部518的焊料球516。当钝化层510仅覆盖金属垫508的周围时，相信应会集中且通过钝化层510的开口传送至基板502。发现使用坚固层514会分布参与集成电路系统500生产与使用的力，因而焊料球 516可直接沉积在金属垫508上方而不产生禁止的应力。因此，当增加终线良率时，本发明免除传送至基板502的应力程度，并且改善装置的可信赖度。路由追踪512与金属垫508直接接触。路由追踪512完全覆盖未被钝化层510覆盖的金属垫508。路由追踪512更延伸至覆盖凸块516侧的钝化层510的部分上。坚固层 514未与路由追踪512电性绝缘，以及坚固层514本身未通过后续层而电性隔离。参阅图6，说明本发明另一实施例中制造图1集成电路系统100的方法600。方法 600包含方块602中提供具有晶体管与金属化层的基板；方块604中形成金属垫直接接触基板的金属化层；方块606中形成钝化层直接接触金属垫以及覆盖基板；方块607中形成路由追踪在钝化层上方，直接接触金属垫，且路由追踪实质大于金属垫，以及路由追踪未通过后续层而电行绝缘；以及方块610中形成凸块以路由追踪而连接至金属垫。因此，发现抵销凸块与本发明的部分在分布层系统对于集成电路系统架构，提供重要且未知与未可获得的解答、能力与功能方面。所得到的工艺与架构是直接的、具成本效应、不复杂、多功能、准确、敏感与有效，并且可使用已知的组件执行，达到准确、效率与经济制造、应用与使用。虽然本发明说明结合特定最佳模式，但是可以理解对于熟知此技艺的人士而言， 根据上述说明，许多替代、修饰与变化都是明显的。因此，尝试包含所有替代、修饰与变化皆落入本发明的权利要求范围中。本案所有内容与附随图式是用以说明本发明而非用以限制本发明。
权利要求
1.一种用于制造集成电路系统的方法，包括 提供具有晶体管与金属化层的基板；形成与所述基板的所述金属化层直接接触的金属垫； 形成与所述金属垫直接接触以及覆盖所述基板的钝化层；在所述钝化层上方，形成与所述金属垫直接接触的路由追踪，并且所述路由追踪实质大于所述金属垫，以及所述路由追踪并未通过后续层而电性绝缘；以及形成凸块，以所述路由追踪连接至所述金属垫。
2.如权利要求1所述的方法，更包括形成坚固层，所述坚固层比所述凸块与所述钝化层之间的所述金属垫厚。
3.如权利要求1所述的方法，更包括在所述钝化层与路由追踪之间，形成遮蔽层；以及其中 形成所述凸块包含形成所述凸块抵销所述金属垫。
4.如权利要求1所述的方法，其中提供具有所述晶体管的所述基板包含具有低k材料的晶体管。
5.如权利要求1所述的方法，其中形成所述路由追踪包含形成所述路由追踪，延伸至覆盖部分所述金属垫的所述钝化层的部分上。
6.一种集成电路系统，包括 基板，具有晶体管与金属化层；金属垫，与所述基板的所述金属化层直接接触； 钝化层，直接接触所述金属垫并且覆盖所述基板；路由追踪，位于所述钝化层上方，与所述金属垫直接接触，以及所述路由追踪实质大于所述金属垫，以及所述路由追踪并未通过后续层而电性绝缘；以及凸块，以所述路由追踪而连接至所述金属垫。
7.如权利要求6所述的集成电路系统，更包括坚固层，厚度比所述凸块与所述钝化层之间的所述金属垫更厚。
8.如权利要求6所述的集成电路系统，更包括 在钝化层与路由追踪之间的遮蔽层；以及其中 所述凸块抵销所述金属垫。
9.如权利要求6所述的集成电路系统，其中 所述晶体管是具低k材料的晶体管。
10.如权利要求6所述的集成电路系统，其中所述路由追踪延伸至覆盖部分所述金属垫的所述钝化层的部分上。
全文摘要
一种制造集成电路系统的方法，包含提供具有晶体管与金属化层的基板；形成与所述基板的所述金属化层直接接触的金属垫；形成与所述金属垫直接接触以及覆盖所述基板的钝化层；在所述钝化层上方，形成与所述金属垫直接接触的路由追踪，并且所述路由追踪实质大于所述金属垫，以及所述路由追踪并未通过后续层而电性绝缘；以及形成凸块，以所述路由追踪连接至所述金属垫。
文档编号H01L27/04GK102222642SQ20111006240
公开日2011年10月19日 申请日期2011年3月11日 优先权日2010年3月26日
发明者M·乔希, R·D·彭德斯, 欧阳坚 申请人:星科金朋(上海)有限公司, 星科金朋有限公司