专利名称：电容器及其形成方法、半导体存储器装置及其制造方法
技术领域：
这里描述的本发明构思大体上涉及半导体存储装置制造领域，更具体地，涉及高介电常数材料的领域。
背景技术：
诸如动态随机存取存储(DRAM)装置的半导体存储装置包括作为金属氧化物半导体(M0Q晶体管的单元存储单元和用于存储数据的存储单元电容器。随着DRAM装置尺寸的减小，需要具有高且稳定的介电常数的介电材料。
发明内容
在本发明构思的实施例中，一种半导体存储器装置中的电容器包括下电极，在基板上，所述下电极由具有金红石晶体结构的导电金属氧化物形成；氧化钛介电层，在下电极上，氧化钛介电层具有金红石晶体结构并包括用于减小漏电流的杂质；上电极，位于氧化钛介电层上。在本发明构思的进一步的实施例中，下电极包括氧化钌。下电极具有圆柱形状、椭圆柱形状或多边柱状形状。下电极具有大约30A至大约500A的范围内的厚度。氧化钛介电层中的杂质包括从由铝(Al)、硅(Si)、铪(Hf)、锆(Zr)组成的组中选择的至少一种。所述杂质浓度在大约0. 1原子重量％至大约20. 0原子重量％的范围内。氧化钛介电层具有大约30A至大约IOOA范围内的厚度。上电极包括具有金红石晶体结构的导电金属氧化物。 导电金属氧化物为氧化钌。在本发明构思的实施例中，一种形成半导体存储器装置中的电容器的方法包括以下步骤在基板上形成下电极，所述下电极包括具有金红石晶体结构的导电金属氧化物； 在下电极上形成氧化钛介电层，氧化钛介电层具有金红石晶体结构并具有用于减小漏电流的杂质；在氧化钛介电层上形成上电极。在本发明构思的进一步的实施例中，通过化学气相沉积(CVD)工艺或原子层沉积 (ALD)工艺利用氧化钌来形成下电极。形成下电极的步骤在大约200°C至大约400°C的温度下执行。形成下电极的步骤包括以下步骤在基板上形成具有开口的模制层；形成导电金属氧化物层以填充开口 ；将金属氧化物层平坦化以在开口中形成下电极；去除模制层。形成氧化钛介电层的步骤通过CVD工艺或ALD工艺利用下电极作为种子层来执行。所述杂质包括从由铝(Al)、硅(Si)、铪(Hf)、锆(Zr)组成的组中选择的至少一种。氧化钛介电层具有其浓度在大约原子重量0. 1 %至大约20. 0原子重量％的范围内的杂质。通过原位工艺将所述杂质掺杂到氧化钛介电层中。利用具有金红石晶体结构的导电金属氧化物形成上电极。 形成下电极的步骤还包括在大约300°C至大约600°C的温度范围内在包括氧的气氛中执行热处理工艺的步骤。形成氧化钛介电层的步骤还包括在大约300°C至大约600°C的温度范围内在包括氧的气氛中执行热处理工艺的步骤。形成上电极的步骤还包括在大约300°C至大约600°C的温度范围内在包括氧的气氛中对上电极执行热处理工艺的步骤。在本发明构思的实施例中，一种半导体存储器装置包括晶体管，在支撑结构中； 位线结构，被构造为电连接到晶体管的第一杂质区域；焊盘，被构造为电连接到晶体管的第二杂质区域。半导体存储器装置还包括电容器，所述电容器包括下电极、氧化钛介电层和上电极，下电极被构造为电连接到所述焊盘，下电极包括具有金红石晶体结构的导电金属氧化物，氧化钛介电层在下电极上，氧化钛介电层具有金红石晶体结构并包括用于减小漏电流的杂质，上电极位于氧化钛介电层上。在本发明构思的进一步的实施例中，下电极包括氧化钌。下电极具有大约30A至大约500A的范围内的厚度。在本发明构思的实施例中，一种半导体存储器装置的制造方法包括以下步骤在支撑结构中形成晶体管的步骤；形成电连接到晶体管的第一杂质区域的位线结构的步骤； 形成与晶体管的第二杂质区域电接触的焊盘的步骤；在支撑结构上形成下电极的步骤，所述下电极电连接到支撑结构中的焊盘并包括具有金红石晶体结构的导电金属氧化物；在下电极上形成氧化钛介电层的步骤，氧化钛介电层具有金红石晶体结构并包括用于减小漏电流的杂质；在氧化钛介电层上形成上电极的步骤。在本发明构思的进一步的实施例中，通过CVD工艺或ALD工艺利用氧化钌来形成下电极。形成氧化钛介电层的步骤包括CVD工艺或ALD工艺，氧化钛介电层具有与下电极的导电金属氧化物的晶体结构相同的晶体结构。在本发明构思的实施例中，一种半导体存储器装置包括支撑结构和电容器，支撑结构具有晶体管、位线和焊盘，其中，位线被构造为电连接到晶体管的第一杂质区域，焊盘被构造为电连接到晶体管的第二杂质区域。所述半导体存储器装置还包括电容器，所述电容器包括下电极，被构造为直接接触焊盘，所述下电极包括具有金红石晶体结构的导电金属氧化物；氧化钛介电层，在下电极上，氧化钛介电层具有金红石晶体结构并包括用于减小漏电流的杂质；上电极，在氧化钛介电层上。在本发明构思的进一步的实施例中，下电极包括氧化钌。下电极具有大约30A至大约500A的范围内的厚度并用作用于形成氧化钛介电层的种子层。
包括附图以提供对本发明构思的进一步理解，附图与说明书结合并构成说明书的一部分。附图与说明书一起示出了本发明构思的示例性实施例，并用于解释本发明的原理。 在附图中图1是示出根据示例实施例的电容器的剖视图；图2至图5是示出根据示例实施例的形成电容器的方法的剖视图；图6是示出根据示例实施例的包括电容器的半导体装置的剖视图；图7至图12是示出根据示例实施例的制造半导体装置的方法的剖视图；图13是示出根据示例实施例的包括电容器的半导体装置的剖视图；图14至图17是示出根据示例实施例的制造半导体装置的方法的剖视图18是示出等效氧化物层的厚度和介电层的击穿电压的曲线图；图19是示出根据示例实施例的存储器系统的框图；图20是示出根据示例实施例的存储器系统的框图；图21是示出根据示例实施例的存储器系统的框图。
具体实施例方式下面将参照附图更详细地描述本发明构思的示例性实施例。然而，本发明构思可以以不同的形式来实施，且不应该被解释为局限于在这里所提出的实施例。相反，提供这些实施例使得本公开将是彻底和完全的，并将本发明构思的范围充分地传达给本领域的技术人员。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。相似的标号始终表示相似的元件。应该理解的是，当元件或层被称作在另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在该另一元件或层上、直接连接或结合到另一元件或层，或者可以存在中间元件或中间层。相反，当元件被称作“直接”在另一元件“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或中间层。相似的标号始终表示相似的元件。如在这里使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。应该理解的是，尽管在这里可使用术语第一、第二、第三等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个区域、层或部分区分开来。因此，在不脱离本发明构思的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被称作第二元件、组件、区域、层或部分。为了便于描述，在这里可使用空间相对术语，如“在...之下”、“在...下方”、“下面的”、“在...上方”、“上面的”等，用来描述如在图中所示的一个元件或特征与其他元件或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则描述为“在”其他元件或特征“下方”或“之下”的元件随后将被定位为“在”其他元件或特征“上方”。因而，示例性术语“在...下方”可包括“在...上方”和“在...下方”两种方位。所述装置可被另外定位(旋转90度或者在其他方位)，并对在这里使用的空间相对描述符做出相应的解释。这里使用的术语仅为了描述特定示例实施例的目的，而不意图限制本发明的构思。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还应理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。在此参照作为理想的示例实施例(和中间结构)的示意图的剖视图来描述示例实施例。这样，预计会出现例如由制造技术和/或公差引起的图示的形状的变化。因此，示例实施例不应该被解释为局限于在此示出的区域的具体形状，而将包括例如由制造导致的形状偏差。例如，示出为矩形的注入区域将通常在其边缘具有倒圆或弯曲的特征和/或具有注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样，通过注入形成的埋区会导致在埋区和通过其发生注入的表面之间的区域中的一些注入。因此，在图中示出的区域本质上是示意性的，它们的形状并不意图示出装置的区域的实际形状，也不意图限制本发明构思的范围。除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与相关领域的环境中它们的意思一致的意思，而将不以理想的或者过于正式的含义来解释它们。图1是示出根据示例实施例的电容器的剖视图。参照图1，根据本发明构思的一个实施例的半导体装置的存储电容器200可形成在支撑结构10上。支撑结构10可包括半导体基板和其上的其他结构。例如，半导体基板可以是硅(Si)基板、锗(Ge)基板、硅锗基板、绝缘体上硅(SOI)基板、绝缘体上锗(GOI)基板、氧化铝(AlOx)基板、氧化钛(TiOx)基板。这些基板可单独使用或以它们的组合的方式使用。其他结构可包括金属层和绝缘层。在示例实施例中，存储电容器200可包括下电极16、氧化钛(TiOx)介电层18和上电极20。下电极16可包括具有金红石晶体结构的氧化钌(RuOx)。氧化钛介电层18可掺杂有杂质。氧化钛介电层18可具有金红石晶体结构并可用下电极16作为种子层来沉积。结果，氧化钛介电层18可具有与下电极16的晶体结构基本相同或基本相似的晶体结构。上电极20可形成在氧化钛介电层18上。下电极16可具有各种柱状形状。例如，所述形状可以是大致圆柱形状、大致椭圆柱形状或大致多边柱形状。下电极16可具有大约30A至大约500A的范围内的厚度。可选择地，下电极16的厚度可在大约30A至大约IOOA的范围内。下电极16的氧化钌(RuOx)层可通过各种沉积方法来形成。例如，所述沉积方法可包括化学气相沉积(CVD)工艺和原子层沉积(ALD)工艺。还可在支撑结构200上形成钌 (Ru)层之后通过使钌(Ru)层氧化来形成氧化钌(RuOx)层。通过CVD工艺或ALD工艺形成的氧化钌可具有基本没有晶格缺陷或其中仅有极少量晶格缺陷的金红石晶体结构，结果， 通过CVD工艺或ALD工艺形成的氧化钌(RuOx)层可具有明显高于通过使钌(Ru)层氧化而形成的氧化钌(RuOx)层的导电率的导电率。现在参照图1，氧化钛介电层18可形成在下电极16上。氧化钛介电层18可均勻地沉积在下电极16上。因此，当下电极16具有各种柱状形状时，氧化钛介电层18可围绕下电极16以接触下电极16的侧壁和上表面。当下电极16具有基本没有晶格缺陷的金红石晶体结构时，可利用下电极16作为种子层来生长氧化钛介电层18，从而氧化钛介电层18也可具有基本没有晶格缺陷的金红石晶体结构。氧化钛介电层18可具有与下电极16的晶体结构基本相同或基本相似的晶体结构。当氧化钛介电层18具有大约150A以上的厚度时，在氧化钛介电层18的生长期间，在金红石晶体结构中会产生缺陷，从而氧化钛介电层18的介电常数会减小。当氧化钛介电层18的厚度大于大约150A时，氧化钛介电层18可能开始具有缺陷。同时，当氧化钛介电层18具有大约30A以下的厚度时，氧化钛介电层18可能具有漏电流。因此，厚度在大约3 OA至大约15 OA之间的氧化钛介电层18可具有根据介电常数和漏电流的用于存储应用的电学特性。可选择地，氧化钛介电层18可具有大约50A至大约IOOA范围内的厚度，以用于要求相对高的介电常数和相对低的漏电流的存储应用。氧化钛介电层18可掺杂有杂质。 所述杂质可包括铝(Al)、硅(Si)、铪(Hf)、锆(Zr)。可单独掺杂这些杂质或以它们的组合的形式掺杂这些杂质。与没有掺杂这些杂质的氧化钛介电层相比，在相同厚度的情况下，掺杂这些杂质的氧化钛介电层18可显著降低漏电流。根据示例实施例，可在氧化钛介电层18 中对称地或不对称地掺杂所述杂质。即，杂质在氧化钛介电层18中的分布可以是对称的或是不对称的。当氧化钛介电层具有大约40A以上的厚度时，掺杂有杂质的氧化钛介电层18 可具有大约50以上的介电常数。随着氧化钛介电层18中的杂质浓度的增大，氧化钛介电层18的介电常数会减小。 对于基于氧化钛介电层18的总原子重量的大约20. 0原子重量％以上，氧化钛介电层18可具有不期望的低的介电常数。同时，对于大约0. 1原子重量％以下，杂质的量对减小漏电流可不具有实质影响。因此，基于氧化钛介电层18的总原子重量，氧化钛介电层18的杂质浓度可在大约0. 1原子重量％至大约20.0原子重量％的范围内。可选择地，氧化钛介电层18 的杂质浓度可在大约0. 1原子重量％至大约10. 0原子重量％的范围内。例如，基于氧化钛介电层18的总原子重量，氧化钛介电层18的铝浓度可在大约0. 1原子重量％至大约10. 0 原子重量％的范围内。上电极20可包括具有金红石晶体结构的导电金属氧化物。上电极20可具有金红石晶体结构，并可利用氧化钛介电层18作为种子层来形成。可选择地，上电极20的金红石晶体结构可不利用氧化钛介电层18作为种子层来形成。例如，上电极20可包括氧化钌。这里，上电极20中的氧化钌可与下电极16中的氧化钌基本相同或基本相似。当上电极20包括具有金红石晶体结构的金属氧化物时，上电极20的晶体结构可以以上-下机理影响氧化钛介电层18的晶体结构。例如，当上电极20 具有基本没有任何晶体缺陷的金红石晶体结构时，即使接触上电极20的氧化钛介电层18 通过上-下机理而具有一些晶体缺陷，氧化钛介电层18也可消除缺陷。可选地，上电极20可包括贵金属、难熔金属、难熔金属氮化物和导电氧化物。这些物质可单独使用或以它们的组合的方式使用。上电极20中的贵金属可包括钌(Ru)、钼(Pt) 和铱(Ir)。上电极20中的难熔金属氮化物可包括氮化钛( ΝΧ)、氮化钽(TaNx)和氮化钨 (WNx)。此外，上电极20中的导电氧化物可包括氧化铱(IrOx)、氧化锶钌(SrRuxOy)。图2至图5是示出形成图1中的电容器的方法的剖视图。然而，图2至图5中的方法可形成具有各种结构的其他存储电容器。例如，所述结构可包括板结构、圆柱结构和冠结构(crown structure)。参照图2，模制层12可形成在支撑结构10上。可利用包括旋涂工艺、CVD工艺、等离子体增强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺的各种沉积方法由包括氧化硅和氧氮化硅的绝缘材料来形成模制层12。例如，可使用包括硅的材料来形成模制层12，所述包括硅的材料例如为未掺杂的硅酸盐玻璃(USG)、旋涂玻璃 (SOG)、四乙基正硅酸盐(TEOS)、等离子体增强-TEOS (PE-TEOS) ,HDP-CVD氧化物、可流动氧化物(FOX)、氟硅酸盐玻璃(FSG)、磷硅酸盐玻璃(PSG)及硼磷硅酸盐玻璃(BPSG)。通过部分地蚀刻模制层12，可穿过模制层12形成开口 12a。开口 1 可暴露支撑结构10的预定部分12b。开口 1 可具有大约500A以下的直径，并具有接触孔形状或通孔形状。氧化钌层14可形成在模制层12和支撑结构10的暴露部分12b上以填充模制层 12的开口 12a。氧化钌层14可具有完全填充开口 1 的厚度。氧化钌层14可具有金红石晶体结构和期望的导电率。在氧化钌层14中产生的晶格缺陷的量可取决于形成氧化钌层14的工艺。由于氧化钌层14用作形成氧化钛介电层18的种子层，因此晶格缺陷的量可影响形成在氧化钌层 14上的氧化钛介电层18(见图4)的介电常数。例如，形成氧化钌层14的工艺可包括化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺。利用这些工艺，氧化钌层14可在大约200°C 至大约400°C的范围内形成为具有期望的晶体结构。在形成氧化钌层14的过程中，包括氧的气体和包括含有钌(Ru)的有机金属化合物的源气体可用作反应气体。含有氧的气体可包括氧气(O2)、臭氧(O3)气体和水(H2O)蒸汽。可通过可交替脉冲反应气体的脉冲CVD工艺或循环CVD工艺来获得氧化钌层14。包括含有钌的有机金属化合物的源气体可包括Ru (EtCp)2^RuCp (i-PrCp)、Ru (DER) 2和Ru (DMPD) (EtCp)。这些物质可单独使用或以它们的组合的方式使用。在一些示例实施例中，包括含有钌的有机金属化合物的源气体可被引入到反应室中。在包括钌的吸收膜可形成在支撑结构10的暴露部分和模制层12上之后，可通过吹扫包括有机金属化合物的剩余源气体来从反应室中去除剩余源气体。然后，在反应室中，包括氧的气体可被提供到形成在支撑结构10和模制层12上的吸收膜上。可通过使包括氧的气体与包括钌的吸收膜反应而在支撑结构10和模制层12上形成氧化钌层14。然后，可通过吹扫反应室来从反应室去除剩余的包括氧的气体。可通过ALD工艺在支撑结构10和模制层12上形成氧化钌层14，所述ALD工艺包括多个循环，所述循环包含引入源气体(所述源气体包括含有钌的有机金属化合物)，首次吹扫反应室，引入包括氧的气体，二次吹扫反应室。根据示例实施例，可控制通过CVD工艺或ALD工艺获得的氧化钌层14具有用于形成金红石晶体结构的工艺条件。通过CVD工艺或ALD工艺获得的氧化钌层14可具有明显低于通过物理气相沉积(PVD)工艺形成的或通过使钌层氧化获得的氧化钌层的晶格缺陷的晶格缺陷。在一些示例实施例中，在支撑结构10的暴露部分和模制层12上形成氧化钌层14 之后，还可对通过这些CVD工艺形成的氧化钌层14进行热处理来消除氧化钌层14中的晶格缺陷。可在大约300°C至大约600°C的温度范围内在包括氧的气氛中执行热处理工艺。参照图3，可由氧化钌层14形成下电极16。可部分地去除氧化钌层14直至模制层12的表面可被暴露。氧化钌层14可通过化学机械抛光(CMP)工艺和/或回蚀工艺而被部分地去除。当氧化钌层14被部分地去除时，下电极16可形成在开口 12a中。下电极16 可接触支撑结构10的暴露部分。下电极16可具有取决于模制层12的开口 1 的形状的形状。例如，下电极16可具有各种柱状形状，所述柱状形状包括大致圆柱状形状、大致椭圆柱状形状或大致多边柱状形状。可利用湿蚀刻工艺或干蚀刻工艺从支撑结构10去除暴露的模制层12。这样，可暴露下电极16的侧壁和上表面。参照图4，氧化钛介电层18可形成在下电极16上。在形成氧化钛介电层18的同时可将杂质掺杂到氧化钛介电层18中。即，杂质可原位地包括在氧化钛介电层18中。可选择地，可在将氧化钛介电层18形成在下电极16上之后将杂质掺杂到氧化钛介电层18中。 氧化钛介电层18可具有与下电极16的晶体结构基本相同或基本相似的晶体结构。可通过 CVD工艺或ALD工艺利用下电极16作为种子层来形成氧化钛介电层18。在这种情况下，可在大约200°C至大约400°C的范围内的相对低温下形成氧化钛介电层18。氧化钛通常具有三种晶体结构，例如，锐钛矿晶体结构、金红石晶体结构和板钛矿晶体结构。根据结构类型，氧化钛具有不同的介电常数。例如，锐钛矿晶体结构的氧化钛可具有在大约20至大约30的范围内的相对低的介电常数，而金红石晶体结构的氧化钛可具有在大约90至大约170的范围内的相对高的介电常数。此外，存在于氧化钛中的晶格缺陷会对氧化钛的介电常数产生不利影响。通常，在大约700°C以下的温度下形成的氧化钛层可具有介电常数相对低的锐钛矿晶体结构。然而，根据示例性实施例，在大约200°C至大约400°C的相对低的温度下，氧化钛层可形成在具有金红石晶体结构的氧化钌层上。此外，可不需要可能导致氧化钛层相变为具有锐钛矿晶体结构的另外的热处理工艺。根据示例实施例，当通过CVD工艺或ALD工艺形成用作下电极16的氧化钌层时， 氧化钌层可基本没有晶格缺陷或其中仅有极少的晶格缺陷，从而通过利用下电极16的氧化钌层作为形成氧化钛介电层18的种子层，氧化钛介电层18可基本没有晶格缺陷或仅有极少的晶格缺陷。因此，氧化钛介电层18可具有大约100以上的高介电常数。在氧化钛介电层18的厚度超过特定厚度的情况下，氧化钛介电层18可不具有与下电极16的晶体结构基本相同或基本相似的期望的金红石晶体结构。因此，氧化钛介电层 18可具有低的介电常数，其可能低于期望的高介电常数。氧化钛介电层18的所述特定厚度可在大约30A至大约150 A的范围内。在示例实施例中，掺杂到氧化钛介电层18中的杂质可包括铝(Al)、硅(Si)、铪 (Hf)、锆(Zr)。可单独使用这些杂质或以它们的组合的形式使用这些杂质。在这种情况下， 在下电极16上形成氧化钛介电层18的同时，可将杂质掺杂到氧化钛介电层18中。S卩，杂质可原位地添加到氧化钛层18中。例如，在下电极16上形成氧化钛介电层18的同时，可通过引入包括铝、硅、铪和/或锆的气相杂质源气体来掺杂杂质。可通过与用于向反应室中供应形成氧化钛介电层18的反应气体的气体供应线不同的气体供应线将杂质源气体引入到反应室中。可同时将杂质源气体和反应气体提供到反应室中，或者可在提供反应气体之后将杂质源气体引入到反应室中。氧化钛介电层18可具有杂质，基于氧化钛介电层18的总原子重量，氧化钛介电层18的杂质浓度可在大约0. 1原子重量％至大约20. 0原子重量％ 的范围内。在一些示例实施例中，可通过脉冲化学气相沉积工艺来形成氧化钛介电层18。 即，可利用作为反应气体的包括氧的气体和包括含有钛的有机金属化合物的源气体并交替脉冲包括氧的气体和源气体来形成氧化钛介电层18。例如，有机金属化合物源可包括 Ti(0C3H7)4。可在交替地脉冲反应气体的同时将杂质掺杂到氧化钛介电层18中。可选地， 可在脉冲反应气体之后将杂质掺杂到氧化钛介电层18中。在一些示例实施例中，可通过ALD工艺形成氧化钛介电层18。这里，包括含有钛的有机金属化合物的源气体可被引入到反应室中。源气体吸附在下电极16上，在下电极16上形成包括钛的吸附层。可从反应室吹扫剩余的源气体。包括氧的气体可被提供到反应室中的吸附层上，通过使包括氧的气体与包括钛的吸附层反应可在下电极16上形成氧化钛膜。 然后，可从反应室中吹扫剩余的包括氧的气体。可通过执行ALD工艺的多个循环来形成氧化钛介电层18，其中，所述ALD工艺的循环包含引入源气体(所述源气体包括含有钛的有机金属化合物)，从反应室吹扫剩余的源气体，引入包括氧的气体，从反应室吹扫剩余的包括氧的气体。通过脉冲化学气相沉积或ALD沉积的示例性实施例，可利用下电极16作为种子层在大约200°C至大约400°C的范围的相对低的温度下形成具有金红石晶体结构和相对高的介电常数的氧化钛介电层18。即，无需在大约700°C以上的高温下执行高温处理，即可在下电极16上形成具有期望的特性的氧化钛介电层18。因此，在形成氧化钛介电层18的同时， 在支撑结构10上的下层和/或下结构可以没有热损坏。在一些示例性实施例中，在形成氧化钛介电层18之后，可对氧化钛介电层18额外地执行热处理工艺。可执行热处理工艺以消除氧化钛介电层18的缺陷，从而无需晶化氧化钛介电层18中的成分就可改善氧化钛介电层18的特性。因此，可在明显高于形成氧化钛介电层18的工艺的温度的温度下执行热处理工艺。例如，可在明显低于大约600°C的温度下执行热处理工艺。可在包括不活泼气体或氧的气氛下执行热处理工艺。可执行所述热处理工艺大约500分钟以下的时间。例如，可执行所述热处理工艺低于大约310分钟的时间。参照图5，上电极20可形成在氧化钛介电层18上。上电极20可均勻地形成在氧化钛介电层18的轮廓上。可通过在氧化钛介电层18上沉积具有金红石晶体结构的导电金属氧化物来形成上电极20。例如，所述导电金属氧化物可包括氧化钌、氧化铱(IrOx)和氧化锶钌(SrRuxOy)。在一些示例性实施例中，可用金属形成上电极20。例如，所述金属可包括贵金属、 难熔金属、难熔金属氮化物。上电极20中的贵金属的示例可包括钌(Ru)、钼(Pt)和铱 (Ir)。上电极20中的难熔金属氮化物的示例可包括氮化钛(TiNx)、氮化钽(TaNx)和氮化钨(WNx)。在一些示例性实施例中，在形成上电极20后，可额外地执行热处理工艺以改善上电极20的电学特性。可在大约300°C至大约600°C的温度下在包括氧的气氛中执行热处理工艺。根据示例性实施例，可通过CVD工艺或ALD工艺获得没有晶格缺陷或仅有极少晶格缺陷的包括氧化钌的下电极16。因此，可在下电极16上形成具有由下电极的金红石晶体结构导致的金红石晶体结构及相对高的介电常数的氧化钛介电层18。此外，杂质可被掺杂到氧化钛介电层18中，从而包括氧化钛介电层的存储电容器可通过氧化钛介电层18而具有高的介电常数和相对低的漏电流。图6是示出使用图1中的存储电容器结构作为存储单元的半导体装置的剖视图。参照图6，可通过在基板50上形成隔离层M来限定基板50的隔离区域和有源区域。可在基板50上设置诸如金属氧化物半导体(M0Q晶体管的开关装置。例如，MOS晶体管可具有如图6中所示的平面型。可选地，MOS晶体管可包括埋置的栅极结构或凹进的栅极结构。第一绝缘层间层66可形成在基板50上以覆盖MOS晶体管。第一焊盘68和第二焊盘70可设置为穿过第一绝缘层间层66，以接触设置在基板50上的杂质区域6 和64b。
第二绝缘层间层72可形成在第一绝缘层间层66、第一焊盘68和第二焊盘70上。 位线接触件74可形成为穿过第二绝缘层间层72以接触第一焊盘68。位线76可形成在第二绝缘层间层72上，并接触位线接触件74。第三绝缘层间层78可形成在第二绝缘层间层72上。存储节点接触件80可穿过第二绝缘层间层72和第三绝缘层间层78以接触第二焊盘70。在示例性实施例中，存储节点接触件80可包括金属或导电金属氧化物。存储节点接触件80可包括顺序形成在第二焊盘70上的阻挡金属层80a和导电层80b。例如，阻挡金属层80a可包括钛膜和氮化钛膜。导电层80b可包括诸如氧化钌膜的导电金属氧化物或诸如钌(Ru)的金属层。由于存储节点接触件80可包括金属，因此第二焊盘70和存储节点接触件80之间的接触电阻可减小。包括下电极88、氧化钛介电层90和上电极92的存储电容器可形成在存储节点接触件80上。在示例性实施例中，下电极88可具有各种柱状形状，例如，大致圆柱形状、大致椭圆柱形状或大致多边柱形状。下电极88还可具有相对小的厚度。例如，下电极88可具有小于大约500A的小的厚度。在一个示例性实施例中，下电极88的厚度可在大约30A至大约IOOA的范围内。下电极88可包括通过CVD工艺或ALD工艺形成的氧化钌。例如，下电极88可包括通过CVD工艺或ALD工艺形成的氧化钌以具有金红石晶体结构。在一些示例性实施例中，氧化钛介电层90可形成在下电极88上。氧化钛介电层 90可均勻地沿下电极88的轮廓形成以包围下电极88。即，氧化钛介电层90可围绕下电极 88以接触下电极88的侧壁和上表面。当下电极88具有基本没有晶格缺陷的金红石晶体结构时，氧化钛介电层90可从下电极88生长以具有与下电极88的金红石晶体结构基本相同或基本相似的金红石晶体结构。氧化钛介电层90可具有大约30A至大约丨50A范围内的厚度。可选地，氧化钛介电层90可具有大约30A至大约1OOA的厚度，从而氧化钛介电层90 可保证诸如相对高的介电常数和相对低的漏电流的期望的特性。当氧化钛介电层90具有由下电极88的金红石晶体结构导致的金红石晶体结构时，氧化钛介电层90可具有大约100 以上的相对高的介电常数。在一些示例性实施例中，氧化钛介电层90可包括掺杂于其中的杂质。例如，所述杂质可包括铝、硅、铪和锆。这些杂质可单独使用或以它们的组合的形式使用。基于氧化钛介电层90的总原子重量，氧化钛介电层90中的杂质浓度可在大约0. 1原子重量％至大约 20.0原子重量％的范围内。上电极92可包括具有金红石晶体结构的导电金属氧化物。在示例性实施例中，上电极92可包括例如氧化钌、氧化铱和氧化锶钌的导电金属氧化物。这里，上电极92中的氧化钌可与下电极88中的氧化钌基本相同或基本相似。可选地，上电极92可包括贵金属、难熔金属和难熔金属氮化物。例如，上电极92中的贵金属可包括钌、钼和铱。上电极92中的难熔金属氮化物可包括氮化钛、氮化钽和氮化钨。现在参照图6，板电极94可形成在上电极92上。板电极94可具有水平上表面以充分覆盖所得结构。板电极94可包括多晶硅及掺杂有杂质的多晶硅。图7至图12是示出根据本发明构思的示例性实施例的制造图6中的半导体装置的方法的剖视图。然而，根据本发明构思，图7至图12中示出的方法不应限于制造图6中的装置，而是可以用于制造各种结构。参照图7，可在基板50上顺序形成焊盘氧化物层(未示出)和氮化硅层(未示出)。基板50可包括半导体基板、具有半导体层的基板、金属氧化物基板等。可在氮化硅层上形成光致抗蚀剂图案(未示出)。所述光致抗蚀剂图案可暴露氮化硅层的一部分。可利用所述光致抗蚀剂图案作为蚀刻掩模将氮化硅层的暴露的部分和焊盘氧化物层的一部分蚀刻，从而在基板50上形成第一硬掩模图案(未示出)。所述硬掩模图案可包括焊盘氧化物层图案和氮化硅层图案。所述硬掩模图案可暴露基板50的将设置隔离层M的预定部分。可利用第一硬掩模图案作为蚀刻掩模将基板50的暴露的部分蚀刻，从而在基板 50上形成沟槽52。可用具有期望的缝隙填充特性的氧化硅层(未示出)来填充沟槽52。 可通过回蚀工艺和/或CMP工艺将所述氧化硅层平坦化，直至暴露基板50。沟槽52中的平坦化的氧化硅层可称为隔离区域。因此，基板50可具有隔离区域和有源区域。栅极绝缘层56可形成在基板50上，然后可在栅极绝缘层56上顺序形成栅极电极 58和栅极掩模60。因此，可在基板50上设置具有栅极绝缘层56、栅极电极58和栅极掩模 60的栅极结构。在利用氮化硅在栅极结构的侧壁上形成分隔件62之后，可使用栅极结构和分隔件62作为掩模使杂质注入到基板50的与栅极结构相邻的部分中。因此，可在基板50的有源区域中形成第一杂质区域6 和第二杂质区域64b。第一杂质区域6 和第二杂质区域 64b可用作MOS晶体管的源/漏区。第一绝缘层间层66可形成在基板50上以覆盖栅极结构。第一绝缘层间层66可具有充分覆盖栅极结构的厚度。第一焊盘68和第二焊盘70可形成为穿过第一绝缘层间层 66。第一焊盘68和第二焊盘70可分别与第一杂质区域6 和第二杂质区域64b电接触。参照图8，可在第一绝缘层间层66、第一焊盘68和第二焊盘70上形成第二绝缘层间层72。可穿过第二绝缘层间层72形成位线接触件74。位线接触件74可接触第一焊盘 68。因此，位线接触件74可通过第一焊盘68电连接到第一杂质区域64a。此外，位线76可形成在第二绝缘层间层72和位线接触件74上。因此，位线76也可通过第一焊盘68和位线接触件74电连接到第一杂质区域64a。第三绝缘层间层78可形成在第二绝缘层间层72和位线76上。可通过包括PECVD 工艺和HDP-CVD工艺的CVD工艺利用氧化硅形成第三绝缘层间层78。可将第三绝缘层间层78和第二绝缘层间层72部分地蚀刻以形成暴露第二焊盘70 的上表面的孔(未示出)。存储节点接触件80可形成在孔中的第二焊盘70上。在一些示例实施例中，在第三绝缘层间层78上沉积导电材料以填充所述孔之后，沉积的导电材料可被平坦化直至暴露第三绝缘层间层78。因此，可形成填充所述孔的存储节点接触件80。在示例实施例中，可在第二焊盘70、孔的侧壁和第三绝缘层间层78上形成阻挡金属层(未示出)。包括金属的导电层可形成在阻挡金属层(未示出)上以填充孔。导电层和阻挡金属层可被平坦化直至暴露第三绝缘层间层78。例如，阻挡金属层可包括钛膜和氮化钛膜。此外，导电层可包括钌和氧化钌。存储节点接触件80可接触第二焊盘70。因此，存储节点接触件80可通过第二接触焊盘70电连接到第二杂质区域64b。
参照图9，蚀刻停止层82可形成在第三绝缘层间层78和存储节点接触件80上。 模制层84可形成在蚀刻停止层82上。可将模制层84和蚀刻停止层82部分地蚀刻以暴露存储节点接触件80的上表面。因此，可形成穿过模制层84和蚀刻停止层82的开口。所述开口可部分地暴露存储节点接触件80的上表面。这里，所述开口具有大于存储节点接触件 80的宽度的宽度。因此，可通过所述开口暴露第三绝缘层间层78的邻近存储节点接触件 80的部分。所述开口可具有包括接触孔形或通孔形的各种形状。氧化钌层86可形成在模制层84和存储节点接触件80的暴露部分上。氧化钌层 86可充分填充所述开口。可通过CVD工艺或ALD工艺形成氧化钌层86，从而氧化钌层86 可具有金红石晶体结构和期望的导电率。可通过与参照图2描述的工艺基本相同或基本相似的工艺来形成氧化钌层86。参照图10，可通过CMP工艺和/或回蚀工艺平坦化图9中的氧化钌层86而在所述开口中的存储节点接触件80上形成下电极88。可执行平坦化工艺直至暴露模制层84的上表面。在平坦化工艺之后，可从蚀刻停止层82和下电极88去除模制层84。因此，在蚀刻停止层82上面可暴露下电极88的侧壁和上表面。可通过湿蚀刻工艺和/或干蚀刻工艺去除模制层84。下电极88可具有各种结构，所述各种结构具有诸如柱形、圆柱形和冠形的形状。下电极88可通过第二焊盘70和存储节点接触件80电连接到第二杂质区域64b。参照图11，氧化钛介电层90可形成在蚀刻停止层82和下电极88上。具体地，氧化钛介电层90可围绕下电极88。在示例性实施例中，在下电极88上形成氧化钛介电层90 的同时，可将杂质添加到氧化钛介电层90中。即，可原位地将杂质包括在氧化钛介电层90 中。可选地，可在下电极88上形成氧化钛介电层90之后，将杂质掺杂到氧化钛介电层90 中。在示例性实施例中，氧化钛介电层90可具有与下电极88的金红石晶体结构基本相同或基本相似的金红石晶体结构。这里，可利用下电极88作为种子层来形成氧化钛介电层90，从而氧化钛介电层90可具有与下电极88的晶体结构基本相似的晶体结构。可通过 CVD工艺或ALD工艺形成氧化钛介电层90。可通过与参照图4描述的工艺基本相同或基本相似的工艺来形成氧化钛介电层90。参照图12，包括金属的上电极92可形成在氧化钛介电层90上。在示例性实施例中，可利用具有金红石晶体结构的导电金属氧化物来形成上电极92。例如，可利用氧化钌来形成上电极92。可通过与参照图5描述的工艺基本相同或基本相似的工艺来形成上电极 92。板电极94可形成在上电极92上。可通过在上电极92上沉积多晶硅或掺杂的多晶硅来形成板电极94。因此，存储电容器可设置在基板50之上。可选地，保护层(未示出) 可形成在上电极92上。可通过CMP工艺和/或回蚀工艺使保护层具有平坦化的表面。图13是示出根据本发明构思的示例性实施例的包括图1中的存储电容器结构的另一半导体装置的剖视图。参照图13，半导体装置可包括基板100、绝缘层102、埋置布线104和阻挡层图案 106。埋置布线104可在绝缘层102上具有沿第一方向延伸的线性或条形。在示例性实施例中，埋置布线104可用作半导体装置中的位线。有源图案108可对应于图12中的半导体装置的有源区域。有源图案108可具有各种柱形。例如，有源图案108可以分别具有大致圆柱形状、大致椭圆柱形状或大致多边柱形状。具有垂直沟道的晶体管可形成在有源图案108上。在示例性实施例中，晶体管可以是具有沿基本垂直于基板结构的方向形成的沟道区域的垂直沟道晶体管。所述晶体管可包括围绕有源图案108的栅极电极120。例如，栅极电极120可围绕有源图案108的中心部分， 从而可暴露有源图案108的上部和下部。这里，第一绝缘层间层116可形成在绝缘层102 上以覆盖有源图案108的下部。S卩，栅极电极120可通过第一绝缘层间层116与有源图案 108的下部分开。第一杂质区域114可形成在有源图案108的下部，第二杂质区域122可形成在有源图案108的上部。包括第一杂质区域114的有源图案108的下部可具有明显大于有源图案108的中心部分的宽度的宽度。因此，有源图案108可在有源图案108的中心部分和具有第一杂质区域114的有源图案108的下部之间具有台阶。栅极绝缘层118可形成在有源图案108的侧壁上，围绕有源图案108的中心部分和上部。此外，围绕有源图案108的栅极电极120可形成在栅极绝缘层118上。因此，栅极绝缘层118可设置在有源图案108的中心部分和栅极电极120之间。栅极电极120可沿与第一方向基本垂直的第二方向延伸，其中，埋置布线104沿第一方向延伸。在示例性实施例中，栅极电极120可用作半导体装置的字线。第一绝缘层间层116可形成在绝缘层102上以覆盖埋置布线104和具有第一杂质区域114的有源图案108的下部。第一绝缘层间层116可部分地围绕有源图案108的中心部分。因此，栅极电极120可通过第一绝缘层间层116与第一杂质区域114分隔开。第二绝缘层间层IM可形成在第一绝缘层间层116和具有垂直沟道的第一晶体管上。例如，第二绝缘层间层1 可充分覆盖栅极电极120和有源图案108的上部。这里，第二绝缘层间层1 具有平坦的上表面。可通过第二绝缘层间层IM设置焊盘126。焊盘1 可接触位于有源图案108的上部的第二杂质区域122。焊盘1 可包括金属或导电金属氧化物。在示例性实施例中，焊盘1 可包括阻挡金属层126a和导电金属氧化物层U6b，或者阻挡金属层126a和金属层126b。例如，阻挡金属层126a可包括钛/氮化钛。导电金属氧化物层126b可包括氧化钌，金属层126b可包括钌。因此，焊盘1 可包括减小焊盘1 与第二杂质区域122之间的接触电阻的材料。蚀刻停止层127可形成在第二绝缘层间层IM上。在这种情况下，将蚀刻停止层 127图案化以暴露焊盘126。具有下电极128、介电层130和上电极132的存储电容器可形成在焊盘1 上。所述存储电容器可具有与参照图6描述的电容器的构造基本相同或基本相似的构造。下电极1 可包括具有通过ALD工艺或CVD工艺形成的金红石晶体结构的氧化钌。介电层130可包括确保没有晶格缺陷或具有极少晶格缺陷的氧化钛。上电极132可包括具有期望的导电率和金红石晶体结构的贵金属、难熔金属、难熔金属氮化物和/或金属氧化物。图14至图17是示出根据本发明构思的示例性实施例的制造图13中的半导体装置的方法的剖视图。参照图14，在基板100上方设置预备有源图案500。预备有源图案可包括埋置布线104、阻挡层图案106、第一杂质区域114、有源图案108、分隔件112和掩模图案110。对于预备有源图案500，绝缘层102形成在基板100上。用于埋置布线104的布线层(未示出)形成在绝缘层102上，用于阻挡层图案106的埋置层(未示出)形成在布线层上。利用硬掩模图案110，分隔件112可形成在预备有源图案的上部侧壁上。可利用诸如氮化硅的氮化物或诸如氮氧化硅的氮氧化物形成分隔件112。可利用分隔件112作为注入掩模将杂质注入到预备有源图案中，从而可在预备有源图案的下部处形成第一杂质区域 114。利用硬掩模图案110和分隔件112作为蚀刻掩模，可将阻挡层和埋置布线层图案化以在绝缘层102上形成阻挡层图案106和埋置布线104。埋置布线104可具有沿第一方向延伸的线性或条形。埋置布线104可电连接到第一杂质区域114。埋置布线104可用作半导体装置的位线。参照图15，可设置有源图案108。有源图案108可包括第一杂质区域114和第二杂质区域118。为了形成有源图案108，可从图14中的预备有源图案500去除图14中的分隔件112。预备绝缘层间层(未示出)形成在绝缘层102上，覆盖有源图案108。预备绝缘层间层可被部分蚀刻以形成第一绝缘层间层116并暴露有源图案108的侧壁。第一绝缘层间层116可覆盖具有第一杂质区域114的有源图案108的下部，并部分覆盖有源图案108 的中心部分。因此，也可用第一绝缘层间层116来覆盖第一杂质区域114。栅极绝缘层118可形成在有源图案108的侧壁上。由于第一绝缘层间层116覆盖第一杂质区域114，所以栅极绝缘层118可与第一杂质区域114分隔开。导电层(未示出)可形成在第一绝缘层间层116上以形成栅极电极120。在导电层上形成掩模图案(未示出)之后，可部分地去除导电层以在第一绝缘层间层116上形成栅极电极120。栅极电极120可具有沿基本垂直于第一方向的第二方向延伸的线性或条形。 栅极电极120可在有源图案108的中心部分上围绕栅极绝缘层118，因此，栅极绝缘层118 的上部可被暴露而不接触栅极电极120。参照图16，可去除图15中的硬掩模图案110以暴露有源图案108的上表面。可通过将杂质掺杂到有源图案108的上部来形成第二杂质区域122。因此，包括栅极绝缘层118、 栅极电极120、第一杂质区域114和第二杂质区域122的垂直沟道晶体管可形成在基板100 之上。第二绝缘层间层IM可形成在第一绝缘层间层116和栅极电极120上以覆盖垂直沟道晶体管。焊盘1 可通过第二绝缘层间层IM而形成。焊盘1 可连接到有源图案 108的设置有第二杂质区域122的上表面。焊盘1 可包括金属或导电金属氧化物。在示例性实施例中，可通过在有源图案108的上部连续地形成钌层126b和包括钛/氮化钛的阻挡金属层126a来获得焊盘126。可选地，可通过在有源图案108的上部连续地形成氧化钌层126b和包括钛/氮化钛的阻挡金属层126a来获得焊盘126。参照图17，蚀刻停止层127可形成在焊盘1 和第二绝缘层间层IM上。蚀刻停止层127可被图案化以暴露焊盘126的上表面。这里，还可暴露第二绝缘层间层124的与焊盘1 相邻的部分。包括下电极128、介电层130和上电极132的存储电容器可形成在焊盘1 和第二绝缘层间层124的暴露部分上。形成所述电容器的工艺可与参照图9至图 12描述的工艺基本相同或基本相似。根据示例性实施例，可在半导体装置中使用确保期望的高电容及改善的电学特性的存储电容器。所述电容器的下电极1 可包括具有金红石晶体结构的氧化钌。所述电容器的介电层可包括也具有金红石晶体结构的氧化钛。此外，所述电容器的上电极可包括导电材料。电容器的电学特件的评价图18是示出基于等效氧化物层的厚度和介电层的击穿电压的存储电容器的电学特性的曲线图。曲线图左侧的y轴描绘等效氧化物层的厚度，在右侧的y轴描绘了击穿电压。用实心圆和空心圆分别表示示例和对比示例的等效厚度和击穿电压。示例 1示例1的电容器具有分别通过CVD工艺用氧化钌形成的下电极和上电极。氧化钌具有金红石晶体结构。可利用掺杂有铝的氧化钛来形成所述电容器的介电层。利用下电极作为种子层来形成介电层，因此，介电层具有金红石晶体结构。示例 2示例2的电容器具有通过CVD工艺利用氧化钌形成的电容器的下电极。通过CVD 工艺沉积的氧化钌具有金红石晶体结构。利用掺杂有铝的氧化钛形成电容器的介电层。介电层具有利用下电极作为种子层而形成的金红石晶体结构。与示例1不同的是，上电极是利用通过ALD工艺形成的钌形成的。对比示例1对比示例1的电容器具有通过ALD工艺利用钌形成的下电极。控制ALD工艺使得下电极的钌具有锐钛矿晶体结构。利用掺杂有铝的氧化钛形成根据对比示例1的介电层。 通过CVD工艺利用氧化钌形成上电极。对比示例2对比示例2的存储电容器具有通过ALD工艺形成的钌的下电极和上电极。通过 ALD工艺形成的钌具有锐钛矿晶体结构。利用掺杂有铝的氧化钛形成根据对比示例2的介电层。所述介电层具有非晶或锐钛矿晶体结构。对比示例3对比示例3的存储电容器具有通过ALD工艺利用钌形成的下电极。通过ALD工艺形成的钌具有锐钛矿晶体结构。利用掺杂有铝的氧化钛形成介电层。通过PVD工艺利用钌来形成上电极。所述介电层具有非晶或锐钛矿晶体结构。参照图18，示例1和示例2的等效氧化物层比对比示例1至3的等效氧化物层薄。 即，根据示例1和示例2的介电层的介电常数比根据对比示例1至对比示例3的介电层的介电常数高。因此，即使电容器包括基本相同的介电层，介电层的介电常数也根据电极的材料和形成电极的工艺而改变。介电层的介电常数主要根据下电极的材料和形成下电极的工艺而改变。对于根据示例1和示例2的电容器，通过CVD工艺利用氧化钌形成下电极，从而介电层分别具有相对高的介电常数。如图18中所示，根据示例1和示例2的电容器的击穿电压比根据对比示例1至对比示例3的电容器的击穿电压高。即，根据示例1和示例2的电容器具有相对好的漏电流特性。图19是示出根据示例实施例的存储器系统的框图。参照图19，存储器系统可包括彼此电连接的存储器装置510和存储器控制器520。存储器装置510可包括具有与根据示例实施例的半导体装置中的一个的构造基本相同或基本相似的构造。存储器控制器520可对存储器装置510提供用于控制存储器装置510的操作的输入信号。图20是示出根据示例实施例的存储器系统的框图。参照图20，存储器系统可包括连接到主系统700的存储器装置530。存储器装置 530可包括具有与根据示例实施例的半导体装置中的一个的构造基本相同或基本相似的构造。主系统700可包括诸如个人计算机、相机、移动装置、游戏控制台和通信装置的电子装置。主系统700可对存储器装置530提供用于控制存储器装置530的操作的输入信号。存储器装置510可用作数据存储介质。图21是示出根据示例实施例的存储器系统的框图。参照图21，存储器系统可包括便携式装置600。便携式装置600可包括MP3播放器、视频播放器或便携式多媒体播放器。如图21中所示，便携式装置600可包括存储器装置540和存储器控制器550。存储器装置540可包括具有与根据示例实施例的半导体装置中的一个的构造基本相同或基本相似的构造。便携式装置600还可包括编码器/解码器(EDC) 610、显示构件620和接口 670。 编码器/解码器610可通过存储器控制器550从存储器装置540输入和/或输出数据(音频、视频等)。前述为示例实施例的举例说明而不应理解为对其进行限制。尽管已经描述了一些示例实施例，但本领域技术人员将容易理解，在本质上不脱离本发明构思的新颖性教导和优点的情况下，可在示例实施例中作出许多修改。因此，意图将所有这样的修改包括在由权利要求书限定的本发明构思的范围内。
权利要求
1.一种半导体存储器装置中的电容器，所述电容器包括下电极，形成在基板上，所述下电极由具有金红石晶体结构的导电金属氧化物形成； 氧化钛介电层，形成在下电极上，氧化钛介电层具有金红石晶体结构并包括用于减小漏电流的杂质；上电极，位于氧化钛介电层上。
2.根据权利要求1所述的电容器，其中，下电极包括氧化钌。
3.根据权利要求1所述的电容器，其中，下电极具有圆柱形状、椭圆柱形状和多边柱状中的一种。
4.根据权利要求1所述的电容器，其中，下电极具有30A至500A的厚度。
5.根据权利要求1所述的电容器，其中，氧化钛介电层中的杂质包括从由铝、硅、铪和锆组成的组中选择的至少一种。
6.根据权利要求1所述的电容器，其中，所述杂质浓度在0.1原子重量％至20. 0原子重量％的范围内。
7.根据权利要求1所述的电容器，其中，氧化钛介电层具有30A至IOOA的范围内的厚度。
8.根据权利要求1所述的电容器，其中，上电极包括具有金红石晶体结构的导电金属氧化物。
9.根据权利要求8所述的电容器，其中，导电金属氧化物为氧化钌。
10.一种形成半导体存储器装置中的电容器的方法，所述方法包括以下步骤 在基板上形成下电极，所述下电极包括具有金红石晶体结构的导电金属氧化物；在下电极上形成氧化钛介电层，氧化钛介电层具有金红石晶体结构并具有用于减小漏电流的杂质；在氧化钛介电层上形成上电极。
11.根据权利要求10所述的方法，其中，通过化学气相沉积工艺或原子层沉积工艺利用氧化钌来形成下电极。
12.根据权利要求11所述的方法，其中，形成下电极的步骤在200°C至400°C的温度下执行。
13.根据权利要求10所述的方法，其中，形成下电极的步骤包括以下步骤 在基板上形成具有开口的模制层；形成导电金属氧化物层以填充开口； 将导电金属氧化物层平坦化以在开口中形成下电极； 去除模制层。
14.根据权利要求10所述的方法，其中，形成氧化钛介电层的步骤通过化学气相沉积工艺或原子层沉积工艺利用下电极作为种子层来执行。
15.根据权利要求10所述的方法，其中，所述杂质包括从由铝、硅、铪和锆组成的组中选择的至少一种。
16.根据权利要求10所述的方法，其中，氧化钛介电层中的杂质浓度在0.1原子重量％ 至20.0原子重量％的范围内。
17.根据权利要求10所述的方法，其中，通过原位工艺将所述杂质掺杂到氧化钛介电层中。
18.根据权利要求10所述的方法，其中，利用具有金红石晶体结构的导电金属氧化物形成上电极。
19.根据权利要求10所述的方法，其中，形成下电极的步骤还包括在300°C至600°C的温度范围内在包括氧的气氛中执行热处理工艺的步骤。
20.根据权利要求10所述的方法，其中，形成氧化钛介电层的步骤还包括在300°C至 600°C的温度范围内在包括氧的气氛中执行热处理工艺的步骤。
21.根据权利要求10所述的方法，其中，形成上电极的步骤还包括在300°C至600°C的温度范围内在包括氧的气氛中执行热处理工艺的步骤。
22.—种半导体存储器装置，所述半导体存储器装置包括晶体管，在支撑结构中；位线结构，被构造为电连接到晶体管的第一杂质区域；焊盘，被构造为电连接到晶体管的第二杂质区域；电容器，所述电容器包括下电极、氧化钛介电层和上电极，下电极被构造为电连接到所述焊盘，下电极包括具有金红石晶体结构的导电金属氧化物，氧化钛介电层形位于下电极上，氧化钛介电层具有金红石晶体结构并包括用于减小漏电流的杂质，上电极位于氧化钛介电层上。
23.根据权利要求22所述的半导体存储器装置，其中，下电极包括氧化钌。
24.根据权利要求22所述的半导体存储器装置，其中，下电极具有30A至500A范围内的厚度。
25.一种制造半导体存储器装置的方法，所述方法包括以下步骤在支撑结构中形成晶体管；形成电连接到晶体管的第一杂质区域的位线结构；形成与晶体管的第二杂质区域电接触的焊盘；在支撑结构上形成下电极，所述下电极电连接到支撑结构中的焊盘并包括具有金红石晶体结构的导电金属氧化物；在下电极上形成氧化钛介电层，氧化钛介电层具有金红石晶体结构并包括用于减小漏电流的杂质；在氧化钛介电层上形成上电极。
26.根据权利要求25所述的方法，其中，通过化学气相沉积工艺或原子层沉积工艺利用氧化钌来形成下电极。
27.根据权利要求25所述的方法，其中，形成氧化钛介电层的步骤包括化学气相沉积工艺或原子层沉积工艺，氧化钛介电层具有与下电极的导电金属氧化物的晶体结构相同的晶体结构。
28.一种半导体存储器装置，所述半导体存储器装置包括支撑结构和电容器，支撑结构具有晶体管、位线和焊盘，其中，位线被构造为电连接到晶体管的第一杂质区域，焊盘被构造为电连接到晶体管的第二杂质区域，所述电容器包括下电极，被构造为直接接触焊盘，所述下电极包括具有金红石晶体结构的导电金属氧化物；氧化钛介电层，形成在下电极上，氧化钛介电层具有金红石晶体结构并包括用于减小漏电流的杂质；上电极，形成在氧化钛介电层上。
29.根据权利要求观所述的半导体存储器装置，其中，下电极包括氧化钌。
30.根据权利要求四所述的半导体存储器装置，其中，下电极具有30A至500A的范围内的厚度并用作用于形成氧化钛介电层的种子层。
全文摘要
本发明提供了电容器及其形成方法、半导体存储器装置及其制造方法。一种半导体存储器装置中的电容器包括下电极，形成在基板上，所述下电极由具有金红石晶体结构的导电金属氧化物形成；氧化钛介电层，在下电极上，氧化钛介电层具有金红石晶体结构并包括用于减小漏电流的杂质；上电极，位于氧化钛介电层上。一种形成半导体存储器装置中的电容器的方法包括以下步骤在基板上形成下电极，所述下电极包括具有金红石晶体结构的导电金属氧化物；在下电极上形成氧化钛介电层，氧化钛介电层具有金红石晶体结构并具有用于减小漏电流的杂质；在氧化钛介电层上形成上电极。
文档编号H01L23/64GK102543964SQ201110364899
公开日2012年7月4日 申请日期2011年11月11日 优先权日2010年11月15日
发明者卓容奭, 曹圭镐, 权五成, 金完敦, 金汎锡 申请人:三星电子株式会社