高温选择性融合接合的工艺与构造的制作方法

专利名称：高温选择性融合接合的工艺与构造的制作方法
技术领域：
本发明总体上涉及阀和半导体机电装置，更具体地，涉及由例如硅的半导体材料的晶片接合在一起所形成的微加工组件。
背景技术：
微机电系统(MEMS)是实体小且其特征或余隙(clearance)的尺寸在微米范围或更小的等级系统(亦即小于约10微米；如同所熟知的,微米(micron)是微米(micrometer)的另一种说法，其为等于O. 001毫米的长度单位)。这些系统具有电气和机械组件。“微加工(micro machining) ”一词通常意指生产微机电系统装置的三维构造和运动部件。微机电系统初始使用修改过的集成电路(即电脑芯片)制造技术(例如化学蚀刻)和材料(例如硅半导体材料)，以微加工这些非常小的机械装置。现今可使用许多更微细加工的技术和材料。本申请可能用到“微机电系统装置”一词，其意指包括特征或余隙的尺寸在微米范围或 更小(亦即小于约10微米)的微加工组件的装置。应注意的是，如果微机电系统装置内包括有微加工组件以外的组件，则这些其他组件可为微加工组件或标准尺寸(亦即较大)组件。类似地，本申请可能用到“微阀”一词，其意指具有特征或余隙的尺寸在微米范围或更小(亦即小于约10微米)的阀，且依据定义，该阀至少局部由微加工而形成。本申请可能用到“微阀装置”一词，其意指包括有微阀的装置，且该装置可包括其他组件。应注意的是，如果微阀装置内包括有微阀以外的组件，则这些其他组件可为微加工组件或标准尺寸(亦即较大)组件。许多微机电系统装置可由某材料的多个晶片(或板)制成；在将多个晶片组合成已完成的微机电装置以前，该材料可被微加工以形成微机电装置的组件。例如可使用合适的微机电系统制造技术来制造该微机电系统装置，该制造技术例如美国专利US6，761，420 ；美国专利 US7, 367，359 ;Klassen, E. H.等人(1995)所著 “Silicon Fusion Bonding andDeep Reactive Ion Etching:A New Technology for Microstructures(娃融合接合和深反应离子蚀刻用于微构造的新技术),Proc. Transducers 95 Stockholm Sweden,第556-559页；和 Petersen, K. Ε·等人(1"1 年 6 月)所著 “Surface Micromachined StructuresFabricated with Silicon Fusion Bonding (以娃融合接合而制造的表面微加工构造)”，Proc. Transducers 91，第397-399页所公开的制造技术，现将这些公开内容作为参考引用于此。

发明内容
本发明涉及一种防止微机电系统装置内的可动构造在接合工艺期间内不慎地接合至非运动构造的方法。该方法包括硅的表面制备，以在其他表面的接合期间(包括在高力量、高温度融合接合期间)内，帮助防止可动构造接合至相邻的表面。本领域的技术人员，从下文对优选实施例的详细描述并配合附图而阅读，将可容易了解本发明的各方面。


图I是微机电系统装置的非按比例的横截面视图。图2是流程图，其例示制备表面供选择性融合接合的方法。图3是流程图，其提供图2的方法的步骤细节。
具体实施例方式首先应注意这里所使用的某些术语，例如“上”、“下”、“中间”、“向上”、“向下”、“顶部”、“底部”、“前面”、“后(背)面”和“侧面”其用于帮助描述本发明的优选实施例。除非讨论的内文另有指明或使其特别明显，否则应该在讨论下参考附图来解释这些术语。这些术语无意限制本发明的组件所使用的方位。
现在参考附图，图I例示第一组件(总体上以10表示)的一部分。组件10是一种微机电系统装置，其具有相对于其他固定部分而运动(致动)的部分，例如可在微阀、微加工传感器、或微加工光学开关中看到。在例示的实施例中由单晶硅的三个晶片形成组件
10,这二个晶片包括(如图I所不)上晶片12、中间晶片14和下晶片16。上晶片12具有形成在其下表面12b内的凹部12a。热二氧化硅层18固定至下表面12b (包括凹部12a的上表面)。如同下文将进一步解释的，氮化硅层20被沉积在凹部12a内的热二氧化硅层18上，氮化硅层20优选是等离子体增强化学气相沉积(PECVD)。如同下文将进一步解释的，PECVD氮化硅层20在凹部12a内非均匀分布，且因为下述的理由，优选是具有相对高的表面粗糙度(足够地粗糙以防止粗糙表面接触硅组件而和硅组件融合接合。在优选实施例中，凹部12a内的氮化硅层20的表面粗糙度可大于3埃RMS)。下表面12b的非凹陷部分经由二氧化硅层18接合至中间晶片14的上表面14a的部分。凹部12a设直成邻近中间晶片14。类似地，下晶片16具有形成在其上表面16b内的凹部16a。第二热二氧化硅层22被固定至上表面16b (包括凹部16a的下表面)。如同下文将进一步解释的，第二 PECVD氮化硅层24被沉积在凹部16a内的热二氧化硅层22上。如同下文将进一步解释的，PECVD氮化硅层24在凹部16a内非均匀分布，且因为下述的理由，优选是形成为具有相对高的表面粗糙度(本申请所用具有“相对高的表面粗糙度”的表面，定义为足够粗糙的表面，以实质地防止接触粗糙表面的硅组件和粗糙表面之间的融合接合)。在优选实施例中，凹部16a内的氮化硅层24的RMS表面粗糙度可大于3埃。上表面16b的非凹陷部分经由第二二氧化硅层22接合至中间晶片14的下表面14b的部分。凹部16a设置成邻近中间晶片14。中间晶片14具有固定部分14c和14d，这些固定部分不会相对于上晶片12或下晶片16而运动。中间晶片14也具有一或更多个切口 14e，微加工该切口穿过中间晶片14，以将中间晶片14的可动部分14f界定在凹部12a和凹部16a之间的区域内。当可动部分14f和可动部分Hf上方及下方的材料(亦即热二氧化物层18和固定至上晶片12的PECVD氮化硅层20、和热二氧化物层22和固定至下晶片16的PECVD氮化硅层24)分隔开时，可动部分14f可相对于中间晶片14的固定部分14c、14d、上晶片12和下晶片16运动。各保形的(conformal)薄二氧化娃层15被形成在可动部分14f上。在上晶片12、中间晶片14和下晶片16的融合接合工艺期间，可施加压力和热至这些晶片，以促进形成高接合强度的接合，工艺可在晶片内诱发应力。可被设立的应力会使可动部分Hf运动离开中间晶片14的平面，而且接触在凹部12a的底部内的氮化硅层20、或接触在凹部16a的底部内的氮化硅层24。如果凹部12a、16a的底部内的氮化硅层20、24和可动部分Hf足够光滑，则在接合工艺期间加热时，可动部分14f接触凹部12a、16a的底部的部分，可在与凹部12a、16a的底部接触的点形成接合。然而如同上文所述，沉积PECVD氮化硅层20、24，使得PECVD氮化硅层20、24的表面具有相对高的表面粗糙度，亦即足够粗糙，以使可动部分Hf和可动部分14f与PECVD氮化硅层20、24接触的任何点之间不会发生融合接合(其通常要求非常光滑、平坦的表面彼此紧密地接触，以产生接合)。再者，例如，在接合工艺之后可能存在残留应力，其可能例如在接合后高温退火步骤之后，迫使可动部分Hf离开中间晶片14的平面。接合后高温退火可能希望改善各晶片之间的接合强度，因此使得流体微机电系统(MEMS)装置例如能承受增加的内部压力。凹部12a、16a可允许可动部分14f离开平面一点点的运动，但是不希望在可动部分14f和于可动部分14f正上方及正下方的组件之间留有大的余隙。此种例子是例如微阀的流体微机电系统(MEMS)装置，其中，可动部分14f和正上方及正下方的非运动组件之间的过量余隙可导 致过度的渗漏通过密闭阀。为了防止过大的余隙，在建构组件10的期间，一种优选的建构方法是在上晶片12内深蚀刻凹部12a和下晶片16内深蚀刻凹部16a，接着以其各自的二氧化硅层18、22填充凹部12a、16a，然后建立PECVD氮化硅层20、24，以产生和可动部分14f之间期望的余隙。然而因为相对小的余隙，所以在组件10接合和退火并冷却以后，组件10内的残留应力可留下而使可动部分Hf接触PECVD氮化硅层20、24。但是在优选实施例中可动部分14f的上和下表面是光滑的，且粗糙的PECVD氮化硅层20、24相对地硬且抗磨损，以使可动部分14f通常会顺畅地依托在粗糙的PECVD氮化硅层20、24的高点上。可动部分14f和这些高点接触，且几乎没有滑动阻力。下文参考图2和图3描述依据用于选择性融合接合的优选方法，制备晶片12、14、16的表面和形成组件10的一般步骤。下文的描述中给出各种温度、时间期间等，这些应该被认为是开始点的值。如同本领域的技术人员可了解的，基于在特别生产线中的经验，可能需要调整下文所显示对于温度和时间期间的开始点值，以应对各种环境因素和原料品质
坐寸ο在第一步骤101中,清除表面的有机物。第一步骤101包括第一子步骤。第一子步骤使用NH4OH = H2O2 = H2O为1:4:20(1份的氢氧化铵、4份过氧化氢、和20份的水)的第一清洁溶液，在约70° C清洁表面达约10分钟，以帮助移除有机物。因为不同的有机材料对于取代性溶液有不同的反应，所以应该了解，可使用具有其它比例的组成化学物质和实际上不同的化学物质的取代性溶液，以促进移除有机物。第一步骤101也包括第二子步骤，其使用去离子(DI)水清洗(优选是用倾卸冲洗(dump rinse))表面达约10分钟。在第二步骤102中，从组件10的表面移除自然氧化物。在步骤102的第一子步骤中，使用第二清洁溶液HF = H2O为I : 100 (I份的氟化氢和100份的水)的第二清洁溶液，在约25。C清洁表面约5分钟，以利移除自然氧化物。应考虑可使用具有其它比例的组成化学物质和实际上不同的化学物质的取代性溶液，以促进移除自然氧化物。
在步骤102的第二子步骤中，其使用去离子(DI)水清洗(优选是用倾卸冲洗(dump rinse))表面达约10分钟。在步骤102的第三子步骤中，将这些表面浸泡在新鲜的异丙醇(IPA)中达约5分钟。在步骤102的第四子步骤中，在室温使这些表面干燥达约15分钟，或使组件10在约56° C的炉子干燥达约6分钟。在第三步骤103中，氧化物层15、18、22形成在晶片的表面上，以促进在稍后融合接合工艺期间的接合。待形成的氧化物层的类型取决于该氧化物层形成在其上的晶片的类型。就盖件晶片(上晶片12和下晶片16)而言，使用氧化炉(未示出)生长厚度大概2000至3000埃的热二氧化硅层18、22。就中间晶片14(其为裸硅晶片)而言,使用硝酸(HNO3)生长保形的薄二氧化硅层15，以促进氧化物单层(monolayer)的形成。保形的薄二氧化硅 层15通常可被认为是氧化物单层第三步骤103将先描述中间晶片14的处理在第三步骤103的第一子步骤中，施加约70° C至约110° C的硝酸(HNO3)达约15分钟，以促进含水的化学物质的氧化物，保形的薄二氧化硅层15。在步骤103的第二子步骤中，使用去离子(DI)水清洗(优选是用倾卸冲洗(dumprinse))表面达约10分钟。在步骤103的第三子步骤中，将这些表面浸泡在新鲜的异丙醇(IPA)中达约5分钟。在步骤103的第四子步骤中，在室温使晶片14的表面干燥达约15分钟，或使组件10在约56° C的炉子干燥达约6分钟。下面，关于盖件层12、16的处理，第三步骤103仅包含在氧化炉内生长(可能厚度2000至3000埃的)热二氧化硅层18、22。热二氧化硅层18、22分别生长在上晶片12的下表面12b和下晶片16的上表面16b。注意并非所有步骤都需要组件10的全部部件。中间晶片14(称为机械晶片，因为可动部分Hf是形成在中间晶片14内)是由裸硅晶片(在融合接合发生前，其表面上没有氧化物层)所形成。关于裸硅晶片(例如中间晶片14)，执行第一步骤101、第二步骤102和第三步骤103，以制备晶片的接合界面表面用于融合接合。然而，只需要执行第一步骤101和第三步骤103，便可制备氧化的硅晶片表面用于融合接合(例如在上晶片12和下晶片16的接合界面表面上所发现的，特别是上晶片12的下表面12b和下晶片16的上表面16b)。也可使用氧等离子体来提升晶片表面的亲水性。然而使用氧等离子体的工具室应该完全没有污染。在第四步骤104中，处理上晶片12和下晶片16，以产生选择性的接合区域。图3是更详细地观察图2所示的第四步骤。在子步骤104A中，通常在实际工艺的初期产生可再使用的阴影掩模(shadow mask),因为所使用的阴影掩模可能在制造其它组件10时已事先使用过。假设先前已产生合适的阴影掩模，则步骤104的第一子步骤104B可包括对准上晶片12和相应的第一阴影掩模、及确保它们在此对准的条件下；且可进一步包括对准下晶片16和相应的第二阴影掩模、及确保它们在此对准的条件下。优选的方法是使用固定装置(fixture)以对准阴影掩模和晶片12、16，及使用夹具(clamp)以将阴影掩模固定至硅晶片12、16。当然可事先将硅晶片12、16微加工以形成特征，例如凹部12a、16a。在另一实施例中，阴影掩模附接方法可包括使用机械固定装置或夹具、利用光致抗蚀剂作为胶粘层、利用热迟滞带(thermally retardant tape)等。注意在优选实施例中，每一阴影掩模是由8英寸硅晶片制成，其尺寸优选是和上晶片12及下晶片16相同，以便于对准。但是阴影掩模、上晶片12、和下晶片16的尺寸可制成其它情况。事实上，如同实验室技术的先进情况，偏好是可能改变的。再者，虽然本公开只讨论一个组件10，但是应了解，优选是可由每一晶片12、14、16制造供多个组件10用的组件。阴影掩模优选是用激光或化学蚀刻贯穿硅或金属成穿孔而制成。优选是用PECVD氮化硅预先涂覆阴影掩模，以避免盖件晶片和阴影掩模晶片在对准期间接合。在阴影掩模上的PECVD氮化硅涂层厚度，优选是在500埃(50纳米)至1000埃(100纳米)的范围内。也可例如由低压化学气相沉积(LPCVD)氮化物晶片而产生阴影 掩模，该晶片己通过六甲基二硅氮烷(HMDS)炉工艺。在图2中，步骤104的第二子步骤是处理盖件晶片12、16的表面的未遮蔽区域，以防止融合接合至已处理的表面。可利用任何适合的处理。相较于二氧化硅表面，例如氮化硅是更难供硅构件(例如中间晶片14的可动部分14f)融合接合的表面；且因此相较于二氧化硅表面，氮化硅表面可被认为是抗接合剂。因此，施加氮化硅至未遮蔽区域，可被认为是处理未遮蔽区域以防止接合。下文更详细描述另一种处理，其可使未遮蔽区域足够粗糙，以防止融合接合。在第四步骤104的第三子步骤104C中，在建立二氧化硅层18或22且在阴影掩模相对于盖件晶片12、16固定定位以后，二氧化硅层18或22在该盖件晶片12或16的凹部12a或16a内的部分，可被故意地分别弄粗糙而当作一种处理，以减少凹部12a或16a内侧融合接合的可能性。优选是通过蚀刻(例如通过基于射频(RF)的干蚀刻方法或反应离子蚀刻)，使二氧化硅层18或22粗糙化。图3所示的子步骤104D是沉积子步骤，其包括将盖件晶片(上晶片12和下晶片16)及相关的对准与固定的阴影掩模插入PECVD氮化物工具(工艺温度约为300° C-350° C)内、及在未被遮蔽的表面上(亦即在凹部12a、16a内)沉积PECVD氮化硅。典型的氮化物靶厚度为2000埃-3000埃。沉积PECVD氮化硅以形成氮化硅层20、24的速率优选是如下地变化初始时，在子步骤104D中，沉积的速率应该是相对低的沉积速率(每分钟少于约25埃，且优选是每分钟少于20埃)，以获得未遮蔽区域的薄但实质地完整的涂层。在第二沉积步骤(子步骤104E)中，优选是利用相对快的沉积速率(每分钟大于或等于约25埃，且优选是每分钟约50埃)，完成PECVD氮化硅层20、24沉积在凹部12a、16a内。使用此相对快的沉积速率，以获得在未遮蔽区域内的结果氮化物层20、24上的相对粗糙表面。氮化硅层20、24的变化沉积速率，可得到氮化硅层20、24上的良好的覆盖和变化的表面粗糙度。氮化硅层20、24的厚度是由所需的夹层构造(亦即氮化硅层20、24的表面和相邻的中间晶片14的可动组件14f之间)之间所要求的最终所需空穴余隙而决定。如同上文所述，当加热晶片12、14、16以将这些晶片融合接合在一起时，如果该组件和该粗糙表面进行接触，粗糙度的值足以防止和硅组件(例如中间晶片14的可动部分14f)融合接合。在优选实施例中，各凹部12a、16a内的氮化硅层20、24的RMS表面粗糙度可大于3埃。此外，优选是用不均匀的分布图案沉积氮化硅层20、24。此图案应该在氮化硅层20、24的最厚部分获得所需的空穴余隙。然而，不均匀的分布图案应该导致氮化硅层20、24在远离氮化硅层20、24的最厚部分处较薄，以使中间晶片14的可动部分14f和氮化硅层20、24之间的摩擦最小化。如图I所示，在一实施例中，氮化硅层20、24大致在凹部12a、16a的中央部分较厚，且在其他地方较薄。当凹部12a、16a的深度除去(减去)氮化硅层20、24和氧化物层(二氧化硅层18、22)的组合厚度而提供所需的空穴余隙时，终止沉积PECVD氮化硅。当相邻组件设置在凹部12a、16a上且被晶片12、16的形成凹部12a、16a的硅表面(12b、16b)的非凹陷部分所支撑时，空穴余隙是从氮化硅层20、24至相邻组件(例如中间晶片14，特别是可动部分14f)的余隙。在步骤104的最后子步骤104F中在沉积步骤(步骤104的子步骤104D、104E)之后，从盖件晶片(晶片12、16)移除阴影掩模。优选是在接合之前，应该清洁晶片12、14、 16，例如以去离子(DI)水在旋转清洗干燥器内或其他合适的方法清洁。在完成步骤104以后，以适当的顺序和方位配置晶片12、14、16，并加热这些晶片且使其受到压力，以使该晶片融合接合在一起，且该接合是发生在第三步骤103中所建立的二氧化硅层18、22和中间晶片接触处，而且插置在二氧化硅层18、22和中间晶片14之间的各氮化硅层20、24处没有发生接合，特别是当氮化硅层20、24具有相对高的表面粗糙度时。总的，图I显示由多晶片组合而成的微机电系统装置的全部表面组成，建构这些晶片用于在制造微机电系统装置期间选择性地融合接合。微机电系统装置包括大致平坦的第一硅晶片，其具有形成在其上的二氧化硅层。部分的二氧化硅层具有沉积在其上的氮化硅层。微机电系统装置另外包括大致平坦的第二硅晶片。微加工该第二硅晶片以形成可动部分和固定部分；该固定部分被接合至第一硅晶片的二氧化硅层；该可动部分可相对于固定部分运动，且被设置于邻近氮化硅层，使得垂直于第一和第二晶片且通过可动部分的线，也会通过氮化硅层。图2和图3例示获得图I所示的构造的工艺。首先清洁晶片12、14、16的相邻表面，特别是移除有机物。然后，从晶片12、14、16的相邻表面移除自然氧化物。接着，在晶片12、16的面对中间晶片14的表面上(包括在凹部12a、16a内)形成氧化物层(优选是热二氧化硅层18、22)。接着，可使用例如反应离子蚀刻或基于射频的干蚀刻方法的蚀刻工艺，使凹部12a、16a内的二氧化硅层粗糙化。接着，利用可重复使用的阴影掩模以遮蔽不需要涂覆粗糙氮化硅的区域，将PECVD氮化硅层20、24沉积在硅盖件晶片凹部12a、16a上，以使被遮蔽的区域保持能适应融合接合。优选地，初始时，以低的沉积速率将PECVD氮化硅层20、24沉积进入凹部12a、16a内。在子步骤104D中优选是使用最终的高沉积速率，完成将PECVD氮化硅层20、24沉积进入凹部12a、16a内。氮化硅层20、24的变化沉积速率，可得到氮化硅层20、24上的良好覆盖和变化的表面租糙度。氮化硅层20、24的厚度是由夹层构造(亦即氮化硅层20、24的表面和相邻的中间晶片14的可动组件14f之间)之间所需的最终空穴余隙而决定。当完成未遮蔽区域的处理时，最终子步骤104E包括从晶片表面移除阴影掩模。优选是在接合之前，应该清洁晶片
12、14、16，例如以去离子(Dl)水在旋转清洗干燥器内或其他合适的方法清洁。
一旦将晶片12、14、16放在一起供融合接合时，氮化硅层20、24的化学性质和氮化硅层20、24的表面粗糙度会抑制中间晶片14接合至盖件晶片(上晶片12、下晶片16)。此外如图I所示，优选是用不均匀的分布图案沉积氮化硅层20、24，使得氮化硅层20、24的总厚度(亦即忽略表面粗糙度所造成的变化)随着不同位置而变化。此图案应该在氮化硅层20,24的最厚部分获得所需的空穴余隙。然而，分布图案应该导致氮化硅层20、24在远离氮化硅层20、24的最厚部分处较薄，以使中间晶片14的可动部分14f和氮化硅层20、24之间的摩擦最小化。然后，在融合接合以后，可将晶片安全地退火(例如在用于高接合强度的1000° C以下的·温度)，而不会使有助于接合中间晶片14的己处理表面劣化。在测试中，已成功地实施此工艺，以获得从2000埃(200纳米)至2微米的空穴余隙。上述工艺的创新组合将可让实施者不只获得相对光滑晶片的选择性的融合接合，且获得具有相对高及甚至不均匀深宽比(aspect ratio)的特征的晶片的选择性融合接合。相信例如上文所教示的工艺允许形成微机电系统装置部件的晶片的表面接合，该表面内己蚀刻有相对深(大于2微米)的变化深度的凹部；这些工艺已被用于融合接合晶片，这些晶片被组合成微机电系统装置，这些晶片内已被蚀刻各种空穴深度，例如包括具有2微米量级深度的凹部至150微米量级的凹部。在典型的湿化学蚀刻工艺中，必须旋在晶片的整个表面上转涂覆光致抗蚀剂的保护层、将其暴露于光线以使光致抗蚀剂图案化、将光致抗蚀剂显影以移除未受保护区域内的光致抗蚀剂、蚀刻未受保护的区域、然后移除其余的光致抗蚀剂。在具有不同深宽比(aspect ratio)的许多蚀刻构造的整个晶片上均匀地旋转涂覆光致抗蚀剂非常困难。即使能够完成此旋转涂覆(其仍是存疑的)，也必须实施许多的步骤以蚀刻每一晶片。相比之下，这里所描述的创新工艺使用硬掩模(阴影掩模)，以保护未被蚀刻粗糙化的区域。在分离的光滑表面上形成掩模且将待蚀刻的晶片和掩模机械式地对准，是相对直截了当的工艺，比在具有不同深宽比的多重蚀刻构造的整个晶片上涂布光致抗蚀剂更容易。此外，阴影掩模可重复使用在多个晶片上，而不须困难地施加牺牲光致抗蚀剂保护层以弓I导每一待蚀刻晶片的蚀刻。在优选实施例中己说明和例示本发明的操作的原理和模式。然而，必须了解，可用已明确说明和例示以外的其他方式来实施本发明，而不会脱离本发明的精神和范围。
权利要求
1.一种选择性地制备用于选择性地融合接合的表面的方法，包括 a)对准表面和阴影掩模，以产生该表面的被遮蔽区域和未遮蔽区域； b)处理该表面的该未遮蔽区域，以防止融合接合；以及 c)在步骤b)中的处理之后，从该表面移除该阴影掩模。
2.如权利要求I所述的方法，其中 该表面是硅表面；以及 步骤b)包括在该硅表面的该未遮蔽区域上沉积氮化硅层。
3.如权利要求2所述的方法，其中该硅表面是氧化硅层，且其中在步骤b)之前，故意使该氧化娃层粗糙化。
4.如权利要求2所述的方法，其中使用射频蚀刻和反应离子蚀刻之一，将该氧化硅层粗糙化。
5.如权利要求2所述的方法，其中在步骤b)中，初始以第一沉积速率施加氮化硅，然后以大于该第一沉积速率的第二沉积速率施加氮化硅。
6.如权利要求5所述的方法,其中该第一沉积速率为小于每分钟约25埃。
7.如权利要求5所述的方法，其中该第二沉积速率为等于或大于每分钟约25埃。
8.如权利要求2所述的方法，其中使用等离子体增强化学气相沉积(PECVD)施加氮化硅。
9.如权利要求2所述的方法，其中在步骤b)中，不均匀地沉积氮化物，以使该氮化硅层的总厚度随着沉积该氮化物的区域内的不同位置而变化。
10.如权利要求9所述的方法，其中沉积该氮化物以形成该氮化硅层，使得该氮化硅层大致在凹部的中央部分内较厚，且其他地方较薄。
11.如权利要求I所述的方法，其中在步骤a)之前的预备步骤中，移除自然氧化物。
12.如权利要求11所述的方法，其中 该表面是硅表面； 步骤b)包括在该硅表面的该未遮蔽区域上沉积氮化硅层；以及 在该预备步骤后且在步骤a)之前，在该硅表面上形成氧化物层。
13.如权利要求11所述的方法，其中在步骤b)之前，使该氧化物层粗糙化。
14.如权利要求I所述的方法，其中在步骤a)之前，在该表面内形成凹部，该表面的该未遮蔽部分被设置在该凹部内。
15.如权利要求14所述的方法，其中在步骤a)之前，在该凹部内，包括在该未遮蔽区域的至少一部分上，形成氧化物层。
16.如权利要求15所述的方法，其中 该表面是硅表面； 步骤b)包括在该凹部内的该硅表面的该未遮蔽区域上沉积氮化硅层；以及当该凹部的深度减去在步骤b)中所形成的该氮化硅层和该氧化物层的组合厚度提供至相邻组件的所需余隙时，终止在步骤b)中沉积氮化物，该余隙是当该相邻组件被设置在该凹部上且被该硅表面的非凹陷部分所支撑时的余隙。
17.如权利要求I所述的方法，其中 凹部形成在该表面内，该表面的该未遮蔽部分被设置在该凹部内；步骤b)包括在该凹部内的该表面的该未遮蔽区域上沉积氮化物层；以及当该凹部的深度减去在步骤b)中所形成的该氮化物层的厚度提供至相邻组件的所需余隙时，终止在步骤b)中沉积氮化物，该余隙是当该相邻组件被设置在该凹部上且被该表面的非凹陷部分所支撑时的余隙。
18.—种微机电系统装置,包括 大致平坦的第一娃晶片，具有形成在其上的二氧化娃层，该二氧化娃层的一部分具有沉积在其上的氮化硅层；以及 大致平坦的第二硅晶片，被微加工以形成可动部分和固定部分，该固定部分被接合至该第一硅晶片的该二氧化硅层，该可动部分可相对于该固定部分运动且被设置成相邻于该氮化硅层，以使垂直于该第一晶片和该第二晶片且通过该可动部分的线也会通过该氮化硅层。
19.如权利要求18所述的微机电系统装置，其中该氮化硅层被设置在凹部内，该凹部形成在该第一硅晶片的表面内，且该第二硅晶片的该固定部分被接合至该表面的未凹陷部分。
20.如权利要求18所述的微机电系统装置，其中该氮化硅层具有相对高的表面粗糙度。
21.如权利要求20所述的微机电系统装置，其中该氮化硅层具有超过3埃的RMS表面粗糙度。
22.如权利要求18所述的微机电系统装置，其中该氮化硅层的总厚度随着氮化物沉积的区域内的不同位置而变化。
23.如权利要求22所述的微机电系统装置，其中该氮化硅层大致在该凹部的中央部分较厚，且在其他部分较薄。
全文摘要
一种防止微机电系统装置内，更具体地说，防止在具有微米范围内或更小(亦即小于约10微米)的凹部内的可动构造在接合工艺期间内被不慎地接合至非运动构造的方法。该方法包括在构造方面和化学方面对硅进行表面制备，以帮助防止运动构造在接合期间(包括在高力量、高温度融合接合期间)内接合至相邻的表面。
文档编号H01L21/027GK102792419SQ201180007649
公开日2012年11月21日 申请日期2011年1月26日 优先权日2010年1月28日
发明者P.阿鲁纳萨拉姆 申请人:盾安美斯泰克股份有限公司