具有改进的串扰的通信插头的制造方法与工艺

具有改进的串扰的通信插头领域本发明大体上涉及具有改进串扰的通信插头，且更特定地，涉及具有均衡串扰的通信插头。

背景技术：
当前ANSI/TIA-568-C.2构建的布线标准定义了从Category5e(CAT5E)到Category6A(CAT6A)的部件和通道操作的要求，包括对于诸如被经常用于通信网络中的RJ45类型插头的要求。这样的插头一般连接至相应的四绞线对通信电缆，且可与各种网络设备（诸如接线板、壁插孔、以太网开关、路由器、服务器、物理层管理系统、以太网上电力设备、安全设备（包括摄像头和传感器）、和门禁设备）中的RJ45插孔匹配。RJ45插头也可匹配工作站外围设备（诸如电话、传真机、计算机、打印机、复印机、和其他设备）中的RJ45插孔。插头是对应通道中的部件，这些通道可将用户计算机连接至路由器，例如，提供连接至因特网、或其他局域网（LAN）设备。典型地所构建的电缆环境可包括具有经由接线板、壁插孔、以太网开关、路由器、服务器、和/或物理层管理系统连接至LAN、和连接至因特网的计算机工作站的办公/工作区域的商业建筑。在整个建筑中使用诸如接插线、分区线（zonecord）、主干电缆、和水平电缆之类的电缆/线来互连上述设备。可使用机柜、机架、电缆管理、开销路由（overheadrouting）系统和其他这样的设备来将设备和电缆组织到可管理的系统中。由于对于这样的通信网络，复杂度、数据率和操作频率增加，从而增加了在诸如插头、插孔、和电缆之类的不同通道部件之间的不期望的交互的可能性。像任何通信系统一样，这些通信网络具有最小信噪比要求来可靠地发送和接收通过通道传送的信息。这样的系统中的通道包括以全双工通信模式操作的四绞线对（四传输线）传输介质。对于10吉比特以太网（CAT6A），例如，每一个绞线对（电路）以2.5吉比特/秒操作来给予相应通道以全10吉比特容量。在这样的通道中的一种形式的噪声是串扰，这是电路（或电缆对）信号中的干扰，由相邻电路（电缆对）中的信号引起。串扰可被表征为发生在通道中不同导电路径对之间的传输线的近端（NEXT）和远端（FEXT）（被称为内部NEXT和内部FEXT）或可关联于相邻通道内的不同导电路径对（被称为外来NEXT和外来FEXT）。对于给定的绞线对，由于一般被用在这样的通信系统中的差分信号，只要相同的噪声信号（共模噪声）被增加至导电路径对中的每一个导电路径，则导电路径之间的电压差保持一样且这样的共模串扰对于差分信号没有影响。当数据传输速率已经稳定增加时，至少部分地由于插头和/或插孔内的相近地间隔的平行导体中的各电路部件的分布的电参数引起的容性和感性耦合引起的串扰已经逐渐成为问题。如果通道的四对之间的容性和感性耦合不相等，存在不平衡，且这样的不平衡的结果是被称为模式转换的现象。在模式转换中，共模噪声被转换为差分信号，且差分信号可被转换为共模信号。在受害通道（victimchannel）中存在电路不平衡的情况下，来自邻近通道的可能已经是相对无害的共模信号被转换为受害通道中的差分信号，藉此不利地减少了受害通道的信号噪声比。图1A和1B示出典型的通信插头，其插头本体被示出为透明的来示出内部引线和触片。图1A是上部右手透视图且图1B是上部平面图。插头100包括RJ45插头本体102和应变释放靴部114。在插头本体中设置四个不同的引线对108（108a、108b、108c、和108d）。在典型的安装过程中，对108被拆开，与插头本体102对齐，并用手持式工具卷曲，从而对108在插头鼻部与绝缘穿刺触片（IPC）109相接触。当插头100被插入RJ45插孔中时，该IPC提供连接点。尽管这个设计是根据ANSI/TIA-568-C.2构建的电缆标准，但是这个设计导致在IPC区域内相邻导体之间且沿插头本体102中引线的拆开平行的部分的不平衡的容性和感性耦合。对于互协性和向后兼容性，ANSI/TIA-568-C.2要求插头具有在去埋范围（de-embeddedrange）内的内部串扰，且要求触片1到8被依序设置为触片1与触片2相邻，触片2与触片3相邻，等。触片的取向导致每一对导体之间的固有地不相等的耦合量。相邻电路之间的容性和感性耦合高度地取决于相近度，即，受害电路与侵害电路越接近，耦合越高，且因此，受害电路中所耦合的信号越大。由于对1-2中的导体2与对3-6中的导体3更为接近，对3-6的导体3和对1-2中的导体2之间的容性和感性耦合比对3-6的导体3和对1-2中的导体1之间的容性和感性耦合强得多。这个欠佳的平衡导致模式转换，这引起通过对1-2上的插头传播的差分信号的一部分被转换为对1-2上的共模信号。由于模式转换的逆向本质，通过对1-2上的插头传播的任何共模信号的一部分将被转换为对1-2上的差分信号。可在Category6A通道上作出的很多测量中看出在RJ45插头100中的来自欠佳平衡的不利影响和相关联的模式转换，诸如外来串扰参数（如，功率和外来近端串扰（PSANEXT）和功率和远端外来衰减串扰比（PSAACRF））和平衡参数（如，横向转换损失（TCL）和横向转换转移损失（TCTL））。上述手动拆开过程的制造不一致也可导致性能可变性。插头100中的欠佳平衡和对应的模式转换还可导致Category6A通道的劣化的电磁干扰/电磁兼容（EMI/EMC）性能。从通过不平衡的插头100传输的差分信号中创建的共模信号将辐射到周围环境中。较高的模式转换对应于较大的辐射能。反之，当通道经受来自诸如步话机、手机等之类的外部源的电磁干扰时，在通道中引起共模信号。当此共模信号穿过不平衡的插头100时，信号的一部分被转换为差分信号，这将对通道中的总噪声有所贡献。更高的模式转换导致成比例地更高的差分噪声。典型的RJ45插头100的另一个缺点涉及“超-对”现象。工业标准要求该插头触片使得触片3和6在触片4和5周围分离。在插头100中，引线对3-6（参考标号108b）也在引线对4-5（参考标号108c）周围分离。引线对3-6的这个分离导致导体3相比导体6更强地耦合至对1-2（参考标号108a），且导体6相比导体3更强地耦合至对7-8（参考标号108d）。由于导体3上的信号与导体6上的信号具有相反极性，对1-2将与对7-8具有相反极性。取决于连接硬件和电缆的设计，对1-2和对7-8可作为差分“超对”并通过通道从对3-6传播串扰。“超对”信号可劣化Category6A通道的PSANEXT和PSAACRF性能。在本领域中所需要的是在四对中导致不平衡的串扰的对之间的不平衡的耦合，这可提供通过来自干涉源的降低的电磁辐射和较高的电磁场级别容忍度引起的增强的EMI/EMC性能。

技术实现要素：
在本发明的一个形式中，本发明包括，在通信电缆和通信插孔之间产生电接触的通信插头。该插头包括插头本体、电路板、电缆触片、和插孔触片。插头本体具有腔体用于接收该通信电缆，其中该通信电缆沿轴进入该插头本体。电路板位于该腔体内且具有多个轨迹，该轨迹被设置为在多个轨迹中的至少两个之间提供耦合。该电路板具有相对于该轴成角度的至少一个表面。例如，通过以一角度将电路板安装在插头本体的腔体中，来实现该电路板的成角度的表面。可选地，电路板可被放在相对于该轴具有成角度的平面的模制的本体上。例如，电路板可以是包围在模制的本体外的柔性印刷电路板。共模扼流圈可被包括在每一个引线对的电路板上。在不显著衰减差分信号的情况下，这可帮助衰减可在引线对上传播的共模信号。在本发明的另一个形式中，本发明包括，通信插头，用于在具有多个电缆导体对的通信电缆和通信插孔之间产生电接触，该通信插头包括具有用于容纳通信电缆的腔体的插头本体、和至少部分地位于插头本体内的多个触片对。多个触片对与相应的电缆导体对产生电接触，其中所述触片对的至少一个触片与所述触片对的其中另一个触片对的两个触片基本等距。在本发明的另一个形式中，本发明包括，具有插头本体和至少部分地位于该插头本体内的多个触片对的通信插头，所述触片对包括在所述触片对的其中一个触片对的各触片与所述触片对的其中另一个触片对的其他各触片之间固有的不对称的耦合。第二不对称的耦合元件被连接在所述触片对的其中一个触片对的各触片和所述触片对的其中另一个触片对的其他各触片之间。第二不对称的耦合元件，当与固有的不对称耦合相组合时，在所述触片对的其中一个触片对的各触片和所述触片对的其中另一个触片对的其他各触片之间提供了平衡的对称的耦合。在本发明的另一个方面，本发明包括，包括通信电缆和/或通信设备的通信系统。通信插头连接至通信电缆和/或通信设备。该通信插头包括插头本体和至少部分地位于该插头本体内的多个触片对，所述触片对具有在所述触片对的其中一个触片对的各触片与所述触片对的其中另一个触片对的其他各触片之间固有的不对称的耦合。第二不对称的耦合元件被连接在所述触片对的其中一个触片对的各触片和所述触片对的其中另一个触片对的其他各触片之间。第二不对称的耦合元件，当与固有的不对称耦合相组合时，在所述触片对其中一个触片对的各触片和所述触片对的其中另一个触片对的其他各触片之间提供了平衡的对称的耦合。在本发明的另一个形式中，本发明包括，通信插头，其具有带腔体的插头本体、位于该腔体中且具有定义多个导体对的多个轨迹的电路板、以及连接在定义一对的两个轨迹之间的共模扼流圈。在本发明的另一个方面，本发明包括，设计通信插头的方法，包括如下步骤：减少插头中固有的不对称串扰；以及在插头中加入另一个不对称串扰来在插头中产生对称串扰。在本发明的另一个方面，本发明包括，用于在通信电缆和通信插孔之间产生电接触的通信插头，其包括插头本体，插头本体具有用于接收通信电缆的腔体，其中通信电缆沿轴进入插头本体。电路板位于腔体内且具有多个轨迹。包括触片，在电路板上的轨迹与插孔之间产生电接触，其中触片各自具有与轴平行的表面积，该表面积小于预定值。附图说明通过参看如下描述结合相应附图，上述和其他特征及优势，以及实现的方式，将会更加明显且公开将更易于理解，其中：图1A是典型的通信插头的透视图，其插头本体被示为透明的以示出内部引线和触片；图1B是图1A的典型的通信插头的另一个透视图，其插头本体被示出为透明的来示出内部引线和触片；图2A是根据本发明的通信插头的实施例的透视图，其插头本体被图示为透明来示出内部部件；图2B是图2A的通信插头的另一个透视图，其插头本体被示出为透明的来示出内部部件；图3A是根据图2A和2B的配置的与电路板啮合的引线组件；图3B是图3A的组件的透视图；图4A是根据本发明的电路板的一个实施例的半平衡的IDC布局的示意图；图4B是根据本发明的电路板的一个实施例的平衡的IDC布局的示意图；图5是图2A和2B的通信插头的侧视图，其插头本体被示出为透明的来示出内部部件；图6是根据本发明的一个实施例的图2A和2B的插头的电路图的实施例的展开的透视图，示出如何插入插头触片；图7是根据本发明的一个实施例的如图6中所示地使用的第一触片类型和第二触片类型的透视图；图8A是根据本发明的一个实施例的另一个通信插头的透视图，其插头本体被图示为透明来示出内部部件；图8B是图8A的通信插头的另一侧的透视图，其插头本体被示出为透明的来示出内部部件；图9A是用在图8A和8B的通信插头中的包括电路板、本体、和IDC的组件的透视图；图9B是示出构造细节的图9A的组件的特写的透视剖面图；图10A是包括电路板、本体、IDC、引线、和与插孔触片组件接口的引线引导物的组件的部分侧视图；图10B是示出插头本体内的图10A的组件的附加侧视图；图11A是图9A的组件的透视图，示出安装的IDC；图11B是类似于图11A中所示的组件的透视图，示出以可选配置安装的IDC；图12是类似于图11B中所示的组件的下侧的透视图，示出触片板；图13是具有共模扼流圈的通信插头的透视图，其插头本体被示出为透明的来示出内部部件；图14是与图13的电路板配合的引线的组件透视图；图15A是具有扼流圈的插头的部分的截面侧视图；图15B是具有扼流圈的插头的部分的透视图；图16是被用在图2A和2B的插头中的PCB的两层的PCB布局；图17是被用在图2A和2B的插头中的PCB的另外两层的PCB布局；和图18是来自图16和17的所有四层的PCB布局。在各示图中相应的参考字符表示相应的部件。此处设置的示例示出本发明在一个形式中的一个优选实施例，且这样的示例并不被限制为以任何方式限制本发明的范围。具体实施例参看附图，图2A-7涉及第一实施例，而图8A-15B涉及第二实施例。使用示例来描述所说明的实施例，且实施例并不意在以任何方式限制所要求保护的发明的范围。例如，两个所说明的实施例的一个或多个组合、或子组合可落在所要求保护的发明内且意在包括在保护范围内。此处随附的权利要求阐明了本发明的意在保护的范围。图2A和2B是通信插头200的立体图，插头本体202被图示为透明来示出内部部件。插头200通过应变释放靴部214连接至电缆204，电缆204包括围绕引线对208的外部绝缘插孔206，引线对208通过插头本体202中的引线引导物210终止于电路板212处。在图3A-7中进一步详细示出引线对208、引线引导物210、和电路板212。电路板212的一个功能是提供一装置，其在数据路径中引入耦合，从而提供合适量的串扰，如TIA-568-B.2-10标准所要求的那样。电路板212优选的是印刷电路板（PCB），包括被设置为实现期望的平衡和串扰性能的嵌入的电容器和/或电感器。这些电容器和/或电感器的准确的值和设置将取决于特定插头200的电特性和其所意在的应用。图3A和3B示出根据图2A和2B的配置，与电路板啮合的引线组件300。图3A是正视图，而图3B是立体图。组件300示出如果插头本体202和应变释放靴部214被移除，插头200将看上出如何。组件300包括外部绝缘插孔206、引线对208、和电路板212。电路板212包括触片304，用于在相应插孔（未示出）中与插头接口触片（PIC）产生电接触。电路板212还包括绝缘位移触片（IDC）302a-b，用于在电路板212上的轨迹（未示出）和不同引线对208之间做出电接触。IDC302a-b优选地在顶部（302a）和底部（302b）侧上都压配合到电路板212。图4A和4B是电路板212的IDC的两个可选概念性配置（412a-b）的平面图。这两个配置将IDC以交错取向放置，且相邻触片之间的距离基本相等，从而在相邻对之间实现平衡的耦合。在第一实施例（图4A）中，电路板412a中的IDC压配合孔416a被配置为相对于电路板416a的长度呈对角线取向。这样，特定引线对的IDC压配合孔（其距离不同引线对的任何其他孔最近）被配置为与不同引线对的两个孔均为等距，从而在相邻IDC对之间提供了更为平衡的耦合。因此，在电路板412a中，距离D1等于距离D2、距离D3等于距离D4、且距离D5等于距离D6。类似地，在第二实施例（图4B）中，为了提供相同类型的平衡的耦合，压配合孔416b在正方形配置中被对角线地设置，从而距离D1等于距离D2且距离D3等于距离D4。触片压配合孔414，向IDC压配合孔416a-b一样，也被以交错配置放置，从而最小化相邻触片之间的串扰和相应的不平衡。将参看图6提供有关触片及其配置的进一步的细节。图5是通信插头200的主视图，插头本体202被图示为透明来示出内部部件。插头200包括插头本体202、电路板212、IDC302a-b、和引线引导物210，且插头200连接至电缆204，电缆204包括由外部绝缘插孔206包围的引线对208。引线引导物210将引线对208放置为与IDC302a-b进行合适的配合。本公开的特征在于在插头本体202内的电路板212的成角度的配置。从侧面看（图5），电路板212相对于进入电缆204成角度，角度为502。例如，该角度502还可相对于插头200内的其他对象而被定义，诸如由插头本体的上和/或下表面形成的水平表面。根据优选实施例，角度502可以在0度到20度的范围内、在1度到10度范围内、在3度到7度范围内、或可约为5度。其他角度也是可能的，且这取决于插头本体202内的可用空间。一般而言，角度502将大于0度，但是小于正切为y/x的角度，其中y和x分别代表插头本体202的基本矩形的内部截面的内高和长。根据优选实施例，角度502的上界还将由插头本体202的内部几何形状外的其他因素决定，包括电路板212的厚度、引线对208内的绝缘引线的半径、和触片304和和IDC302a-b的几何形状（见图3A-3B）。以一角度来放置电路板212在插头本体202中，特别是在插头本体的IDC端，创建了更多空间，从而IDC302a-b可被安装在电路板212的顶部和底部而不会干扰插头本体202且不需要增加插头本体202的大小。该角度502还可允许八个金属触片（在优选实施例中）变得比如果电路板212是水平情况下所需要的金属触片更短。这继而最小化了相邻触片之间的固有耦合和其中引起的相关联的不平衡。通过将相邻引线对分离在电路板212的相对侧面上，将IDC302a-b放在电路板212的顶部侧和底部侧，最小化了差分对之间的串扰。相对于图1A-1B中所示的典型设计的另一个益处在于，引线对3-6不再需要围绕引线对4-5被分离。使用电路板212上的轨迹，以更为受控的方式替代地实现对3-6的所要求的分离。这可使得在插头200中生成小得多的“超对”信号，且避免了引线终止区/IDC302a-b区域内的串扰复杂度的主要的源。图6是根据一个实施例的电路板412b的立体图，示出哪里插入触片304a-b。电路板412b可例如，用作图2A-B、3A-B、和5中所示的电路板212。IDC孔图案416b匹配图4B中所示的图案。电路板412b包括八个交错的孔414，用于容纳八个金属触片304a-b。例如，这些触片304a-b可压配合或焊接到电路板412b。这些交错的配置最小化相邻触片304a-b之间的串扰和相应的不平衡。为了确保顺应的触片位置配合任何工业标准RJ45插孔，对于交错的触片304a-b提供两个不同形状/尺寸，如图7中所示。较短的触片304a用于更接近电路板416b的插孔端边缘的孔414，而较长的触片304b被用于距离边缘较远的孔414。如所示，对3-6被图示为具有较长的触片304b，而其他对被图示为具有较短的触片304a。触片304a-b的位置和半径被设计为顺应于工业标准IEC60603-7，规定了0.020英寸的触片半径。图8A和8B是可选通信插头1200的立体图，插头本体1202被图示为透明来示出内部部件。插头1200包括通过应变释放靴部1214连接至电缆1204的插头本体1202，电缆1204包括位于多个引线对1208外的外部绝缘插孔1206。引线引导物1210放置来自引线对1208的引线从而它们可在本体1210上与电路板1212产生电接触（经由IDC，在图8A和8B中未示出）。本体1210优选的是模制的塑料本体，电路板1212位于其上。电路板1212优选的是附连至本体1210的柔性印刷电路板。其他实现是可能的，但是图8A-12中所示的示例是相对于附连至模制塑料本体的柔性印刷电路板而描述的。电路板1212被设计为在数据路径中引入耦合（从引线对1208到触片1600，见图12）来提供TIA-568-B.2-10标准所要求的合适的串扰量。电路板1212可包括电特征，诸如嵌入的电容器和电感器，被设置为实现期望的平衡和串扰性能。电特征的准确值和配置将取决于期望的应用和随附的电和/或机械约束。图9A和9B是用在图8A和8B中的可选通信插头中的包括柔性电路板1212、本体1216、和IDC1302的组件的透视图。IDC1302优选地在本体1216的背端被压配合到合适大小的孔或穴1306内。来自电缆1204的每一个差分对通过所述IDC1302的其中一个与电路板1212接触。电路板1212（在所说明的实施例中，是柔性印刷电路板）优选地包括涂覆锡的接触板，如图9A和9B中图示那样被折叠在本体1216的后边缘上。孔可被置于电路板1212中来对应于本体1216中的孔或穴1306。然后，当IDC1302被压配合到孔或穴1306中时，固有的力创建了IDC1302和电路板1212之间的气密连接，创建相应的电接触。这个配置还帮助将电路板1212紧固至本体1216。在所说明的示例中，如图9A、9B中所示，IDC1302位于电路板1212的两端，面向本体1216的顶部和底部边缘1308。这允许当引线对1208a-b（在图9A和9B中未示出）中的各引线通过IDC1302与电路板1212产生接触时，引线对中的各引线相对分离。相邻引线的这个分离减少了差分对1208a-b之间的串扰。在图10A和/或图10B中还示出插头本体1202、电缆1204、引线引导物1210、和来自典型RJ45通信插孔的插孔接触组件1050。使用引线引导物1210来将引线对1208a-b中的引线放置为与IDC1302进行合适且可重复的配合。例如，引线引导物1210可包括多个槽和/或保留部件，被配置为将各引线保持在对应于IDC1302的位置的位置中。图11A和11B是图9A的组件的透视图，示出安装在两个可选配置中的IDC1302。在图11A中，上IDC1302a和下IDC1302b被安装在于本体1216上的电路板1212的两端对齐的各线性行中。在图11B中，上IDC1302c被安装在电路板1212的一端，位于对应于本体1216的朝后的上部角落的位置中。下IDC1302d被安装在电路板1212的另一端，位于对应于本体1216的朝后的下部角落的位置中。图8A到图11B的设计没有要求引线对3-6在引线对4-5周围分离，如在图1A和1B中所示的典型插头中的情况一样。这个分离可替代地以更为受控的方式在电路板1212上被实现，这可导致在插头中生成较小的“超对”信号。这避免了在引线终止区/IDC1302区域内的串扰复杂度的主要来源。图12是类似于图11B中所示的组件的下侧的透视图，示出用于与工业标准RJ45插孔产生电接触的触片板1600。触片1600优选是在本体1216的端部位于电路板1212上的与IDC1302相对的八个金属触板。在所说明的示例中，IDC1302位于电路板1212的八个端部，而触片板位于电路板1212长度中间或在中间附近。触片板1600优选地被配置为呈现与工业标准IEC60603-7兼容的边缘半径（0.020英寸）。可通过在电路板1212被卷绕（在柔性电路板的情况下）并附连至本体1216之后，将铜暴露在电路板1212上并用镍和金涂覆铜，来创建触片板1600。本体1216的形状帮助确保触片将具有顺应工业标准的尺寸。由于八个触片板1600优选地用电路板1212上的轨迹来创建，它们本身较薄（厚度方向），在成对导体之间提供相对较小量的容性和感性耦合，且因此在相邻触片板1600之间几乎没有引入耦合。这可改进插头的平衡性能。图13-15B示出可被包括在上述实施例中的附加特征。为了帮助衰减可在插头中的特定引线对上传播的任何共模信号，扼流圈，诸如表面安装扼流圈，可被包括在电路板上。优选地，每一对引线对包括一个扼流圈。通过将共模扼流圈结合到插头设计中，一些Category6A通道可容忍相当更高级别的电磁干扰。共模扼流圈将衰减由干扰源引起的共模信号，这导致通道中较低的噪声级别。图13和14示出在图2A-7的实施例中实现的扼流圈特征。图13示出与插孔接触组件1050交互的插头（将插头本体202、引线引导物210、和应变消除靴部214连接至电缆204），而图14示出该插头的内部部件（如，电路板212），连接至具有引线对208的电缆204。电路板212在顶侧具有两个共模扼流圈1802a和在底部侧上具有两个共模扼流圈1802b。因此，总共有四个扼流圈来衰减在四个引线对208上的每一个上的共模信号。图15A和15B示出在图8A-12的实施例中实现的扼流圈特征，其中电路板1212是在两组IDC1302a-b之间卷绕模制本体1216的柔性印刷电路板。共模扼流圈1802c-d附连至电路板1212的底部侧。当电路板1212卷绕本体1216时，扼流圈1802c-d将位于本体1216内的穴1218中。这允许本体1216的尺寸较大，同时仍维持整体的插头大小。图16是被用在图2A和2B的插头中的PCB的两层的布局；图17是被用在图2A和2B的插头中的PCB的另外两层的布局；且图17是来自图16和17的所有四层的PCB布局。图16-18示出所增加的串扰元件（C”’15,C”’16,C”’83,和C”’84）、以及共模扼流圈的位置的实施例。串扰元件是板式电容器，该电容器一侧位于PCB的一层上，而电容器的另一侧位于PCB的另一层上。被设计用于差分应用的共模扼流圈包括单个铁氧体磁芯，两个不同线圈/导体的每一个卷绕该磁芯，该线圈与各PCB轨迹串联。当差分信号通过该扼流圈传播时，有相等且相反的电流流过不同的导体。这产生铁氧体磁芯内磁通量的消除，导致差分信号的低阻抗路径。当共模信号通过扼流圈传播时，流过导体的电流相等且在相同传播方向中。这产生铁氧体磁芯中累积的磁通量，导致共模信号所见的增加的阻抗。假设八个插头触片和导体的设置是图1A和1B的现有技术插头中的设置，在差分对之间的耦合中存在固有的不平衡的量。在IPC触片区域内，差分对1-2的导体2IPC相比差分对1-2中的导体1IPC而言非常接近差分对3-6的导体3IPC（这在图1A和1B中是明显的）。这导致对1-2和对3-6之间的不对称的串扰关系，其导致由于差分对1-2的导体1和导体2上不相等的容性负载引起的模式转换。对1-2和对3-6之间的容性串扰由IPC接触区域内的耦合所支配。通过相对于图1A和1B的插头触片来减少图6和7中所示的插头触片的表面积，触片之间的容性耦合被减少且藉此减少了对1-2和对3-6之间的固有的不对称的串扰。由于表面积的减少，进而还减少了对之间的总体串扰。为了维持遵循ANSI/TIA-568-C.2中的插头的差分串扰要求，如图16-18中所示，附加串扰以内嵌电容器的形式被增加至印刷电路板（PCB）。被引入在对1-2的导体1和对3-6的导体6之间的电容器导致PCB上的对1-2和对3-6之间的不对称的串扰关系。PCB中的这个不对称相对于触片区域中的不对称呈镜像。由触片区域内的容性耦合中的不平衡所引入的模式转换由PCB上的容性耦合中的不平衡引入的模式转换所抵消。插头中对1-2和对3-6之间的净容性串扰现在被平衡且由于对1-2的导体1和导体2上的相同的容性负载而最小化了整体模式转换。图1A和1B中的现有技术的插头中的串扰因变于连接至其的插头触片和电缆引线的所分布的电参数，特别包括这些部件的分布的电感和电容以及其中相关联的对应的容性和感性耦合。然而，耦合的主模基本是容性的，这归因于插头触片，其可被认为基本是平行板电容器，具有与板（触片）的面积成正比且与电容器板（触片）之间的距离成反比的电容。然后，对导体之间的串扰基本与对导体之间的电容成比例。我们假设CXY是导体X和Y之间的串扰（大体成比例于触片之间的电容），所以对于对1-2、3-6，由于对1-2、3-6的导体之间的相对距离，我们得到C23–C13+C16-C26在ANSI/TIA-568-C.2的去埋XTLK范围内（req.1）以及C23>>C13>>C26>>C16(rel.1)。由于C23,C13,C26、C16之间都不相等，关系1（rel.1）表示不对称的串扰（耦合），且满足ANSI/TIA-568-C.2要求的任何插头必然符合要求1（req.1）。还有，为了下述讨论的目的，且由于触片2和3之间相对接近，触片2和3之间的耦合占主导，我们假设C23–C13+C16-C26=C’23。（eq.1）反之，由于减少的触片面积，本发明在插头触片区域内减少了串扰，且由于将插头触片的绝缘穿刺特征的分到新的IDC元件中，也减少了串扰，该新的IDC元件连接至PCB，且该IDC元件可如上所述的被组织为准平衡或平衡的取向。在本发明中，新插头触片的串扰耦合C”23,C”13,C”16,C”26中的每一个各自均小于现有技术插头中的对应项C23,C13,C16,C26。因此，当C”23,C”13,C”16,C”26被代入式1（eq.1）时，该式的左手侧小于C’23，且要求1也不被满足，即，C”23–C”13+C”16-C”26可落在ANSI/TIA-568-C.2的去埋XTLK范围之外。由于C”23,C”13,C”16,C”26不相等，C”23,C”13,C”16,C”26仍包括不对称串扰（耦合）。新的插头触片的串扰C”23,C”13,C”16,C”26的减少提供了在本发明中被有利地使用的至少一个设计自由度。本发明增加了PCB中的不对称串扰元素C”’16，从而C”23–C”13+C”16-C”26+C”’16在ANSI/TIA-568-C.2的去埋XTLK范围内。进一步，选择C”’16的值使得C”23–C”13+C”16-C”26=C”’23(有效插头触片串扰)=C”’16。(eq.2)C”’16是镜像的串扰元素，因为在相比新的有效插头触片串扰C”’23被有效地置于其间的触片导体（2-3）时，C”’16被置于相对触片导体（1-6）之间。C”’16是第二不对称耦合元素，这是因为，由于PCB传输线的分布的电参数所致的这个对组合的其他固有插头PCB耦合元素相比C”’16具有显著更低的值。当C”’16被与固有不对称耦合C”’23相组合时，由于式2的相等或基本相等，在这个对组合的各触片之间存在平衡的对称耦合。在本发明中存在这个对组合的各触片之间的平衡的对称耦合，导致由于对1-2的每一个导体上的相等的容性负载引起的最小化的模式转换。相对于对1-2和对4-5（见组分C”’15）、对3-6和对7-8（见组分C”’83）、和对4-5和对7-8（见组分C”’84），这个相同技术可应用于PCB上。对于对组合3-6、4-5，由于在对4-5周围的分离的对3-6，这是自然平衡的对称耦合；如果这个对组合的串扰级别需要被提升到去埋范围内，可以基本相同的量在3-4、和5-6之间增加耦合。由于对1-2、7-8之间的分离和相对应的较低的串扰级别，对组合1-2、7-8不予考虑。IDC的平衡的本质提供了在本发明中有利地使用的至少一个设计自由度，其中如上所述IDC布局还减少了插头的固有不对称耦合。尽管本发明已经被描述为具有优选的设计，在本公开的精神和范围内可进一步修改本发明。本申请因此意在覆盖使用本发明基本原理的任何本发明的任何变形、用途、或修改。进一步，本申请意在覆盖由本公开所作的变更，其落在本发明涉及的本领域的已知或惯用实践中，，且落在随附权利要求的限制内。