专利名称：双栅电荷俘获存储器及其制作方法
技术领域：
本发明涉及微电子技术领域，尤其涉及一种基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器及其制作方法。
背景技术：
闪存存储技术是现在主流的一种存储技术，它既具有随机存取存储器(RAM)的优势，能够随时擦除和重写数据信息，又有只读存储器(ROM)的特点，在电路断电的情况下保持存储的数据信息，因此闪存存储器又被称为一种非易失存储器。主流的闪存存储技术按照阵列结构和实现的功能可以分为两类:NAND型阵列架构的闪存存储技术和NOR型阵列架构的闪存存储技术。前者主要侧重于大容量数据信息的保存，后者则侧重于数据和编码处理过程中的数据寄存和快速读取擦除。随着无线通讯数据通信量的增大和多媒体设备集成度的提高，对于嵌入式存储的要求日益提高，在要求数据高速存取的同时，还要求提高存储密度。这些都对NOR型阵列架构的闪存存储技术 提出了新的要求。尤其是当今各类平板电子设备的不断发展，要求NOR型阵列架构的存储技术不仅要有更快的编擦速度，而且要求存储阵列由更高的存储密度。传统的闪存存储器的存储单元为浮栅型电荷存储单元，其电荷存储区为嵌入硅基氧化物中的浮栅层，浮栅层主要由金属和多晶硅构成，所以又分为金属浮栅和多晶硅浮栅。浮栅存储器件通过特定的电荷写入和擦除方式，使电荷从沟道通过硅基氧化层注入浮栅层中。由于构成浮栅层的材料具有比较高的电子功函数，其与包裹它的硅基氧化物构成电子的二维能量束缚态，限制了电荷的运动，使器件存储了注入的电荷所带来的数据信息。但是，由于浮栅中束缚的电荷是连续分布的，如果器件局部存在电荷泄露现象，会导致整个器件中电荷全部丢失，从而丢失所保存的信息。为了提高器件的数据保持和可靠性，需要苛求包裹浮栅层的硅基氧化物都不能泄露电荷，其主要途径就是增厚氧化物厚度，但是这样又会影响数据的存取速度。作为浮栅存储技术的替代者，电荷俘获存储技术改进了浮栅存储技术的缺点，在电荷俘获存储技术中，电荷俘获存储区由具有大量深能级缺陷的介质材料形成，使得存储的电荷离散分布与存储区介质的缺陷之中，减小电荷大量流失的可能性，提高了器件的可靠性。另一方面，电荷俘获存储单元由简单的三明治结构构成，易于在各个器件结构中进行集成。为了提高存储器的存储密度，本发明在多晶硅纳米线场效应晶体管的基础上引入了双栅结构和电荷俘获存储单元。另一方面，由于采用的纳米线场效应晶体管的沟道为纳米线的薄膜沟道，可以有效提高沟道的载流子的密度和迁移率，减小场效应管的亚阈值摆幅，提高选择开关比，降低了器件的功耗。
发明内容
(一 )要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器及其制作方法，以提高存储器的存储密度，提高器件的选择开关比和可靠性，降低器件的功耗。(二)技术方案为达到上述目的，本发明提供了一种基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器，该双栅电荷俘获存储器具有两个相互独立控制的多晶硅栅极，具体包括:半导体衬底100 ;形成于该半导体衬底100之上的第一介质缓冲层101 ;形成于该第一介质缓冲层101之上的第二介质缓冲层102 ;形成于该第二介质缓冲层102之上的多晶硅底栅103 ；在该多晶硅底栅103两侧对称分布的两个纳米线沟道104 ;形成于该多晶硅底栅103与该两个纳米线沟道104之间以及该两个纳米线沟道104与该第二介质缓冲层102之间的两个电荷俘获存储器介质层105 ;形成于该两个纳米线沟道104外侧且位于该电荷俘获存储器介质层105之上的两个顶栅介质层106 ;形成于该多晶硅底栅103、该电荷俘获存储器介质层105、该纳米线沟道104及该顶栅介质层106之上的硬质掩蔽层107 ;形成于该硬质掩蔽层107及该电荷俘获存储器介质层105之上、该顶栅介质层106和该硬质掩蔽层107外侧的多晶硅顶栅108 ;以及跨越两个纳米线沟道104的源区109和漏区110。为达到上述目的，本发明还提供了一 种基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的制作方法，包括:在半导体衬底200上依次沉积硅基的氧化物薄膜201、硅基的氮化物薄膜202、n型掺杂的多晶硅薄膜203’和硬质掩膜层204’ ；在硬质掩膜层204’上方涂覆光刻胶并曝光形成第一光刻胶图形205，随后通过RIE刻蚀技术对硬质掩膜层204’进行刻蚀，刻蚀未经光刻胶遮挡的部分，形成硬质掩膜层图形204 ；去除第一光刻胶图形205，采用湿法刻蚀技术刻蚀硬质掩膜层图形204下方的多晶硅薄膜203’，在硬质掩膜层图形204下方形成多晶硅凹槽，最终形成多晶硅底栅203 ；在多晶硅底栅203外侧由内向外依次沉积电荷隧穿层2061、电荷存储层2062和电荷阻挡层2063，形成电荷存储介质叠层206 ；采用低压化学气相沉积技术沉积无定形硅薄膜，并退火形成了多晶硅薄膜层207，；在多晶硅薄膜层207’上涂覆光刻胶，并曝光得到第二光刻胶图形208 ；在第二光刻胶图形208的遮蔽下进行深能级大剂量离子注入，形成器件的源区209和漏区210，随后通过激光激活掺杂离子；去除第二光刻胶图形208，然后涂覆反转光刻胶，仍采用源漏曝光图形，通过光刻对准技术对涂覆的反转光刻胶进行曝光，形成反转光刻胶图形211 ；选择性刻蚀多晶硅薄膜207’，形成对称分布于多晶硅底栅203两侧的纳米线多晶硅沟道207 ；采用低压化学气相沉积技术，沉积硅基氧化物薄膜212，填充多晶硅底栅203两侧的凹槽，并覆盖纳米线多晶硅沟道207的两侧；采用低温化学气相沉积技术，在硅基氧化物薄膜212之上及两侧沉积η型的多晶硅薄膜，并经过平整化处理，形成多晶硅顶栅213 ；
分别从多晶硅底栅203、多晶硅顶栅213、源区209和漏区210引出金属互联，并退火完成器件的制备。(三)有益效果从上述技术方案可以看出，本发明具有如下有益效果:1、本发明提供的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器及其制作方法，利用多晶硅纳米线作为器件的沟道，有效减薄了沟道的厚度，增强了两个栅极之间的耦合作用，通过特定的编程擦除方式，相比于传统的电荷俘获存储器结构，提高了器件的编程擦除速度。2、本发明提供的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器及其制作方法，由于沟道厚度的减薄造成的体积反型效应，提高了沟道的载流子迁移率，增大了器件的开启电流，减小了亚阈值摆幅，提高了器件的开关选择比。器件的转移特性曲线更加陡直，使得一个阵列中的各个存储单元的阈值分布更加密集，减小了由于阈值漂移而造成的误读取错误，提高了器件的可靠性。3、本发明提供的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器及其制作方法，由于体积反型效应，提高了沟道的载流子密度，减小了源漏之间的寄生电阻，降低了器件的功耗。
图1为依照本发明实施例的基于多晶娃纳米线场效应晶体管的双棚电荷俘获存储器的俯视结构不意图；图2为依照本发明实施例的基于多晶娃纳米线场效应晶体管的双棚电荷俘获存储器的三维结构示意图；图3为依照本发明实施例的基于多晶娃纳米线场效应晶体管的双棚电荷俘获存储器的水平剖面，垂直于纳米线方向，各层材料的能带示意图；图4至图20为依照本发明实施例制作基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的工艺流程图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。图1为依照本发明实施例的基于多晶娃纳米线场效应晶体管的双棚电荷俘获存储器的俯视结构示意图。从图1中可以看到，器件结构存在2个相互独立的多晶硅栅极，分别为位于器件底层的多晶硅栅I和位于器件顶层的多晶硅栅2，两个栅极之间的两个于多晶硅栅I两侧对称分布的多晶硅纳米线构成了器件的沟道部分。器件的源区和漏区穿过两个栅极之间交叠的部分，与纳米线沟道相连接，并从两侧引出。图2为依照本发明实施例的基于多晶娃纳米线场效应晶体管的双棚电荷俘获存储器的三维结构示意图，该双栅电荷俘获存储器具有两个相互独立控制的多晶硅栅极，具体包括:半导体衬底100 ;形成于该半导体衬底100之上的第一介质缓冲层101 ;形成于该第一介质缓冲层101之上 的第二介质缓冲层102 ;形成于该第二介质缓冲层102之上的多晶硅底栅103 ;在该多晶硅底栅103两侧对称分布的两个纳米线沟道104 ;形成于该多晶硅底栅103与该两个纳米线沟道104之间以及该两个纳米线沟道104与该第二介质缓冲层102之间的两个电荷俘获存储器介质层105 ;形成于该两个纳米线沟道104外侧且位于该电荷俘获存储器介质层105之上的两个顶栅介质层106 ;形成于该多晶硅底栅103、该电荷俘获存储器介质层105、该纳米线沟道104及该顶栅介质层106之上的硬质掩蔽层107 ;形成于该硬质掩蔽层107及该电荷俘获存储器介质层105之上、该顶栅介质层106和该硬质掩蔽层107外侧的多晶硅顶栅108 ;以及跨越两个纳米线沟道104的源区109和漏区110。其中，所述两个相互独立控制的多晶硅栅极均由多晶硅材料形成，包括位于下层的多晶硅底栅103和位于最上层的多晶硅顶栅108，两个栅极之间通过硬质掩膜层107进行隔离。该硬质掩蔽层107用于隔离多晶硅底栅103和多晶硅顶栅108，该多晶硅顶栅108位于该双栅电荷俘获存储器的顶端。该双栅电荷俘获存储器采用的半导体衬底100为硅衬底，在半导体衬底100与上层薄膜晶体管结构之间存在第一介质缓冲层101和第二介质缓冲层102。第一介质缓冲层101要求使用硅基的氧化物进行制备，第二介质缓冲层102要求使用硅基的氮化物或者氮氧化物来进行制备。该双栅电荷俘获存储器是基于多晶硅沟道的薄膜晶体管实现的，该薄膜晶体管采用对称的多晶硅纳米线作为沟道，两个多晶硅纳米线沟道104对称分布于多晶硅底栅103的两侧，采用多晶硅纳米线制作而成，该纳米线沟道104的厚度取决于刻蚀工艺，通过刻蚀时间和速率进彳丁控制；多晶娃纳米线沟道104中的多晶娃材料通过沉积无定形娃并闻温退火转变形成。该双栅电荷俘获存储器所采用的电荷俘获存储器介质层105为ONO三明治结构，其包含三层介质层，分别为电荷隧穿层1051、电荷存储层1052和电荷阻挡层1053。所述电荷隧穿层1051和所述电荷阻挡层1053由硅基氧化物沉积得到，所述电荷存储层1052由硅基的氮化物或者氮氧化物来进行制备。所述跨越两个·纳米线沟道104的源区109和漏区110形成于多晶硅底栅103与多晶硅顶栅108之间。图1为器件的结构示意图，如图1所示，源区109和漏区110位于多晶硅底栅103和多晶硅顶栅108两层中间，横跨两个纳米线沟道区。源区109和漏区110为多晶硅源漏掺杂区，通过在多晶硅薄膜中进行深能级大剂量离子注入形成，并通过激光激活。图3为依照本发明实施例的基于多晶娃纳米线场效应晶体管的双棚电荷俘获存储器的水平剖面示意图，垂直于纳米线方向的能带示意图，其纳米线的的沟道厚度tNW约为几十个纳米范围内，而纳米线两侧的顶栅介质层和底栅电荷存储介质叠层的物理厚度也在十几个纳米范围内，即沟道的物理厚度与介质层势垒的厚度处在同一个数量级上，故而可以认为在垂直于纳米线的方向，纳米线沟道与分布在其两侧的多晶硅栅I和多晶硅栅2的介质层在能量分布上构成I个由两个势垒和一个势阱组成的能量局域态结构。由于沟道中的载流子的运动在垂直于沟道的方向受到势阱的限制束缚，故而可以认为沟道中的载流子是量子意义上的二维费米气分布。由于沟道的厚度为纳米量级，如果在两个栅极分别添加外加电场应力，分别靠近于两个栅极两侧的沟道表面的反型载流子会互相影响，即出现栅极之间的耦合现象。这种垂直于纳米线方向的短沟道效应被称为体积反型效应(volumeinversion effect)。
体积反型效应，可以有效提高沟道中的载流子密度和载流子迁移率。从图3中可以看出，多晶硅栅I外加电场应力，向ONO三明治结构的电荷存储介质叠层的电荷存储区存储或者抽离电荷时，如果同时在多晶娃栅2上外加一个相同的电场应力，由于体积反型效应，栅与栅之间很强的耦合，位于靠近多晶硅栅2侧沟道表面的载流子亦会向多晶硅栅I的ONO电荷存储介质注入，提高了单位时间内注入硅基氮化物或者氮氧化物电荷存储区的载流子数量，提高了存储器的编程和擦除速度。具体的编程擦除操作参见下表。
权利要求
1.一种基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器，其特征在于，该双栅电荷俘获存储器具有两个相互独立控制的多晶硅栅极，具体包括: 半导体衬底(100)； 形成于该半导体衬底(100)之上的第一介质缓冲层(101)； 形成于该第一介质缓冲层(101)之上的第二介质缓冲层(102)； 形成于该第二介质缓冲层(102)之上的多晶硅底栅(103)； 在该多晶硅底栅(103)两侧对称分布的两个纳米线沟道(104)； 形成于该多晶硅底栅(103)与该两个纳米线沟道(104)之间以及该两个纳米线沟道(104)与该第二介质缓冲层(102)之间的两个电荷俘获存储器介质层(105)； 形成于该两个纳米 线沟道(104)外侧且位于该电荷俘获存储器介质层(105)之上的两个顶栅介质层(106)； 形成于该多晶硅底栅(103)、该电荷俘获存储器介质层(105)、该纳米线沟道(104)及该顶栅介质层(106)之上的硬质掩蔽层(107)； 形成于该硬质掩蔽层(107)及该电荷俘获存储器介质层(105)之上、该顶栅介质层(106)和该硬质掩蔽层(107)外侧的多晶硅顶栅(108);以及跨越两个纳米线沟道(104)的源区(109)和漏区(110)。
2.根据权利要求1所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器，其特征在于，所述两个相互独立控制的多晶硅栅极均由多晶硅材料形成，包括位于下层的多晶硅底栅(103)和位于最上层的多晶硅顶栅(108)，两个栅极之间通过硬质掩膜层(107)进行隔离。
3.根据权利要求1所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器，其特征在于，该双栅电荷俘获存储器采用的半导体衬底(100)为硅衬底，在半导体衬底(100)与上层薄膜晶体管结构之间存在第一介质缓冲层(101)和第二介质缓冲层(102)。第一介质缓冲层(101)要求使用硅基的氧化物进行制备，第二介质缓冲层(102)要求使用硅基的氮化物或者氮氧化物来进行制备。
4.根据权利要求3所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器，其特征在于，该双栅电荷俘获存储器是基于多晶硅沟道的薄膜晶体管实现的，该薄膜晶体管采用对称的多晶硅纳米线作为沟道，两个多晶硅纳米线沟道(104)对称分布于多晶硅底栅(103)的两侧；多晶硅纳米线沟道(104)中的多晶硅材料通过沉积无定形硅并高温退火转变形成。
5.根据权利要求1所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器，其特征在于，该双栅电荷俘获存储器所采用的电荷俘获存储器介质层(105)为ONO三明治结构，其包含三层介质层，分别为电荷隧穿层(1051)、电荷存储层(1052)和电荷阻挡层(1053)。
6.根据权利要求5所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器，其特征在于，所述电荷隧穿层(1051)和所述电荷阻挡层(1053)由硅基氧化物沉积得到，所述电荷存储层(1052)由硅基的氮化物或者氮氧化物来进行制备。
7.根据权利要求1所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器，其特征在于，所述跨越两个纳米线沟道(104)的源区(109)和漏区(110)形成于多晶硅底栅(103)与多晶硅顶栅(108)之间，源区(109)和漏区(110)为多晶硅源漏掺杂区，通过在多晶硅薄膜中进行深能级大剂量离子注入形成，并通过激光激活。
8.一种基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的制作方法，其特征在于，包括: 在半导体衬底(200)上依次沉积硅基的氧化物薄膜(201)、硅基的氮化物薄膜(202)、η型掺杂的多晶硅薄膜(203’ )和硬质掩膜层(204’ )； 在硬质掩膜层(204’ )上方涂覆光刻胶并曝光形成第一光刻胶图形(205)，随后通过RIE刻蚀技术对硬质掩膜层(204’ )进行刻蚀，刻蚀未经光刻胶遮挡的部分，形成硬质掩膜层图形(204)； 去除第一光刻胶图形(205)，采用湿法刻蚀技术刻蚀硬质掩膜层图形(204)下方的多晶硅薄膜(203’)，在硬质掩膜层图形(204)下方形成多晶硅凹槽，最终形成多晶硅底栅(203)； 在多晶硅底栅(203)外侧由内向外依次沉积电荷隧穿层(2061)、电荷存储层(2062)和电荷阻挡层(2063)，形成电荷存储介质叠层(206)； 采用低压化学气相沉积技术沉积无定形硅薄膜，并退火形成了多晶硅薄膜层(207’ )； 在多晶硅薄膜层(207’ )上涂覆光刻胶，并曝光得到第二光刻胶图形(208)； 在第二光刻胶图形(208)的遮蔽下进行深能级大剂量离子注入，形成器件的源区(209)和漏区(210)，随后通过激光激活掺杂离子； 去除第二光刻胶图形(208)，然后涂覆反转光刻胶，仍采用源漏曝光图形，通过光刻对准技术对涂覆的反转光刻胶进行曝光，形成反转光刻胶图形(211)； 选择性刻蚀多晶硅薄膜(207’)，形成对称分布于多晶硅底栅(203)两侧的纳米线多晶硅沟道(207)； 采用低压化学气相沉积技术，沉积硅基氧化物薄膜(212)，填充多晶硅底栅(203)两侧的凹槽，并覆盖纳米线多晶硅沟道(207)的两侧； 采用低温化学气相沉积技术，在硅基氧化物薄膜(212)之上及两侧沉积η型的多晶硅薄膜，并经过平整化处理，形成多晶 硅顶栅(213)； 分别从多晶硅底栅(203)、多晶硅顶栅(213)、源区(209)和漏区(210)引出金属互联，并退火完成器件的制备。
9.根据权利要求8所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的制作方法，其特征在于，所述采用湿法刻蚀技术刻蚀硬质掩膜层图形(204)下方的多晶硅薄膜(203’)，在硬质掩膜层图形(204)下方形成多晶硅凹槽，最终形成多晶硅底栅(203)的步骤中，采用的湿法刻蚀工艺为=SFf^P Cl2混合气体，经由等离子激活，选择性刻蚀多晶硅薄膜。
10.根据权利要求8所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的制作方法，其特征在于，所述在多晶硅底栅(203)外侧由内向外依次沉积电荷隧穿层(2061)、电荷存储层(2062)和电荷阻挡层(2063)，形成电荷存储介质叠层(206)的步骤中，电荷隧穿层(2061)、电荷存储层(2062)和电荷阻挡层(2063)构成ONO的三明治结构，电荷隧穿层(2061)和电荷阻挡层(2063)由硅基氧化物沉积得到，电荷存储层(2062)由硅基的氮化物或者氮氧化物来进行制备。
11.根据权利要求8所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的制作方法，其特征在于，所述采用低压化学气相沉积技术沉积无定形硅薄膜，并退火形成了多晶硅薄膜层(207’)的步骤中，是在氮气的气氛下，通过600°C，24小时的退火过程，将无定形硅薄膜转变成为多晶硅薄膜，最后对多晶硅薄膜进行平整化处理，形成多晶硅薄膜层(207，)。
12.根据权利要求8所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的制作方法，其特征在于，所述选择性刻蚀多晶硅薄膜(207’)，形成对称分布于下层多晶硅底栅(203)两侧的纳米线多晶硅沟道(207)的步骤中，采用SFf^PCl2-合气体，经由等离子激活，选择性刻蚀多晶硅薄膜(207’ );由于SF6气体的高选择刻蚀性，反转光刻胶图形(211)和硬质掩膜层(204)下方的多晶硅没有被刻蚀，多晶硅薄膜层(207’)的其余部分均被刻蚀掉，最终保留了纳米线多晶硅沟道(207)，对称分布于多晶硅底栅(203)两侧；然后去除反转光刻胶图形(211)。
13.根据权利要求8所述的基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器的制作方法，其特征在于，所述分别从多晶硅底栅(203)、多晶硅顶栅(213)、源区(209)和漏区(210)引出金属互联，并退火完成器件的制备的步骤中，所述退火是在4和队气体气氛下，300°C，退火 3个小时。
全文摘要
本发明公开了一种基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器及其制作方法。该双栅电荷俘获存储器具有两个多晶硅栅极，包括半导体衬底；形成于该半导体衬底之上的第一介质缓冲层；形成于该第一介质缓冲层之上的第二介质缓冲层；形成于该第二介质缓冲层之上的多晶硅底栅；在该多晶硅底栅两侧对称分布的两个纳米线沟道；形成于该多晶硅底栅与该两个纳米线沟道之间的两个电荷俘获存储器介质层；形成于该两个纳米线沟道外侧的两个顶栅介质层；形成于该多晶硅底栅、该电荷俘获存储器介质层、该纳米线沟道及该顶栅介质层之上的硬质掩蔽层；形成于该硬质掩蔽层及该电荷俘获存储器介质层之上的多晶硅顶栅；以及跨越两个纳米线沟道的源区和漏区。
文档编号H01L21/8247GK103247669SQ20121002618
公开日2013年8月14日 申请日期2012年2月7日 优先权日2012年2月7日
发明者刘明, 王晨杰, 霍宗亮, 张满红, 刘璟, 王永, 谢常青 申请人:中国科学院微电子研究所