阻障堆叠结构及形成阻障堆叠结构的方法
【专利摘要】本发明是有关于一种阻障堆叠结构及形成阻障堆叠结构的方法。该方法包括提供一基板；以一第一气相沉积工艺形成一导体层于该基板上；以一第二气相沉积工艺形成一第一非晶质薄膜于该导体层上；对该第一非晶质薄膜进行一改质工艺，以将该第一非晶质薄膜改质为一第一阻障层，该第一阻障层包括一第二非晶质薄膜及一晶体化薄膜，其中该晶体化薄膜位于该第二非晶质薄膜的上表面；以一化学气相沉积工艺形成一第二阻障层于该第一阻障层上，以形成阻障堆叠结构。
【专利说明】阻障堆叠结构及形成阻障堆叠结构的方法
【技术领域】
[0001]本发明涉及一种半导体结构及半导体工艺，特别是涉及一种阻障堆叠结构及形成阻障堆叠结构的方法。
【背景技术】
[0002]随着集成电路的元件尺寸缩小，金属内连线结构中的接触窗深宽比(aspectratio)也随之日趋提高，如此造成维持局部连线品质的困难度增加。目前的阻障层结构(barrier structure)所包括的材料例如是钛/氮化钛(Ti/TiN)、钽/氮化钽(Ta/TaN)及氮化鹤(WN)等。这些材料是采用物理气相沉积法(physical vapor deposition, PVD)(例如，离子金属等离子体PVD、派镀等)以及化学气相沉积法(chemical vapordeposition, CVD)(例如，等离子体增强型CVD、金属有机CVD等)来沉积。特别是，TiN层已被广泛用于半导体的工艺中做为“扩散阻障层”，也就是，此TiN层是设置于两层金属层之间或是两层半导体层之间，以避免交互混合或不期望的交互作用，但仍可以让电流流通。
[0003]其中，TiN层可以是由两次沉积而成，例如依序使用金属有机化学气相沉积法(Metal-organic chemical vapor deposition, MOCVD)以及使用搭配四氯化钦(TiCl4)气体的CVD形成第一氮化钛层/第二氮化钛层(M0CVD TiN/CVD TiCl4-TiN)堆叠。然而，由于MOCVD TiN层的结构属于结晶态薄膜(crystallized film)，特别是MOCVD TiN层的厚度趋近纳米等级时，当形成CVD TiCl4-TiN层时，TiCl4气体很容易穿透MOCVD TiN层而与Ti层反应,使CVD TiCl4-TiN层产生表面气泡缺陷(surface bubble defect)或火山缺陷(volcano defect),导致金属内连线结构的缺栓塞(plug missing),进而影响集成电路的元件可靠度。
[0004]由此可见，上述现有的阻障堆叠结构及形成阻障堆叠结构的方法在产品结构、方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的阻障堆叠结构及形成阻障堆叠结构的方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
【发明内容】
[0005]本发明的目的在于，克服现有的阻障堆叠结构及形成阻障堆叠结构的方法存在的缺陷，而提供一种新的阻障堆叠结构及形成阻障堆叠结构的方法，所要解决的技术问题是使其可以避免使阻障堆叠结构的最外表面产生缺陷，以得到更有效的阻障堆叠结构，非常适于实用。
[0006]本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种形成阻障堆叠结构的方法，包含:提供一基板；以一第一气相沉积工艺形成一导体层于该基板上；以一第二气相沉积工艺形成一第一非晶质薄膜于该导体层上；对该第一非晶质薄膜进行一改质工艺，以将该第一非晶质薄膜改质为一第一阻障层，该第一阻障层包括一第二非晶质薄膜及一晶体化薄膜，其中该晶体化薄膜位于该第二非晶质薄膜的上表面；以及以一化学气相沉积工艺形成一第二阻障层于该第一阻障层上。
[0007]本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0008]前述的形成阻障堆叠结构的方法，其中所述的导体层包括一钛层，该第一阻障层包括一第一氮化钛层，该第二阻障层包括一第二氮化钛层。
[0009]前述的形成阻障堆叠结构的方法，其中所述的晶体化薄膜的厚度大于该第二非晶质薄膜的厚度。
[0010]前述的形成阻障堆叠结构的方法，其中所述的导体层的厚度介于10埃至1000埃之间。
[0011]前述的形成阻障堆叠结构的方法，其中所述的第一阻障层的厚度介于I埃至75埃之间。
[0012]前述的形成阻障堆叠结构的方法，其中所述的第二非晶质薄膜的厚度介于0.1埃至30埃之间。
[0013]前述的形成阻障堆叠结构的方法，其中所述的第二阻障层的厚度介于10埃至100埃之间。
[0014]前述的形成阻障堆叠结构的方法，其中所述的第一气相沉积工艺为一离子化金属等离子体物理气相沉积工艺或一自离子化金属等离子体物理气相沉积工艺。
[0015]前述的形成阻障堆叠结构的方法，其中所述的第二气相沉积工艺为一自离子化金属等离子体物理气相沉积工艺。
[0016]前述的形成阻障堆叠结构的方法，其中所述的第二气相沉积工艺为一金属有机化学气相沉积工艺。
[0017]前述的形成阻障堆叠结构的方法，其中所述的金属有机化学气相沉积工艺的反应时间介于4秒至12秒之间。
[0018]前述的形成阻障堆叠结构的方法，其中所述的金属有机化学气相沉积工艺的操作温度介于摄氏400度至600度之间。
[0019]前述的形成阻障堆叠结构的方法，其中所述的改质工艺为等离子体处理法。
[0020]前述的形成阻障堆叠结构的方法，其中所述的等离子体处理法使用的反应气体为氢气与氮气的混和气体或氢气与氟气的混和气体。
[0021]前述的形成阻障堆叠结构的方法，其中所述的等离子体处理法的反应时间介于30秒至40秒之间。在一实施例中，该等离子体处理法的操作温度介于摄氏400度至600度之间。
[0022]前述的形成阻障堆叠结构的方法，其中所述的等离子体处理法使用射频型操作的等离子体源，该等离子体源的射频功率介于1250瓦至1800瓦之间。
[0023]本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种阻障堆叠结构，包括:一导体层，形成于一基板上；一第一阻障层，形成于该导体层上，该第一阻障层包括一非晶质薄膜及一晶体化薄膜，其中该晶体化薄膜位于该非晶质薄膜的上表面；以及一第二阻障层，形成于该第一阻障层上。
[0024]本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。[0025]前述的阻障堆叠结构，其中所述的导体层包括一钛层，该第一阻障层包括一第一氮化钛层，该第二阻障层包括一第二氮化钛层。
[0026]前述的阻障堆叠结构，其中所述的晶体化薄膜的厚度大于该非晶质薄膜的厚度。
[0027]前述的阻障堆叠结构，其中所述的导体层的厚度介于10埃至1000埃之间。
[0028]前述的阻障堆叠结构，其中所述的第一阻障层的厚度介于I埃至75埃之间。
[0029]前述的阻障堆叠结构，其中所述的非晶质薄膜的厚度介于0.1埃至30埃之间。
[0030]前述的阻障堆叠结构，其中所述的第二阻障层的厚度介于10埃至100埃之间。
[0031]前述的阻障堆叠结构，其中所述的晶体化薄膜是将该非晶质薄膜进行一改质工艺而转换形成。
[0032]前述的阻障堆叠结构，其中所述的改质工艺为等离子体处理法。
[0033]前述的阻障堆叠结构，其中所述的等离子体处理法使用的反应气体为氢气与氮气的混和气体或氢气与氟气的混和气体。
[0034]前述的阻障堆叠结构，其中所述的等离子体处理法的反应时间介于30秒至40秒之间。
[0035]前述的阻障堆叠结构，其中所述的等离子体处理法的操作温度介于摄氏400度至600度之间。
[0036]前述的阻障堆叠结构，其中所述的等离子体处理法使用射频型操作的等离子体源，该等离子体源的射频功率介于12`50瓦至1800瓦之间。
[0037]本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明阻障堆叠结构及形成阻障堆叠结构的方法至少具有下列优点及有益效果:本发明所形成的阻障堆叠结构可抑制气体穿透第一阻障层而与导体层反应，避免使第二阻障层的表面产生气泡缺陷或火山缺陷，从而可以得到更有效的阻障堆叠结构，进而增进基板上的元件可靠度。
[0038]综上所述，本发明是有关于一种阻障堆叠结构及形成阻障堆叠结构的方法。该方法包括提供一基板；以一第一气相沉积工艺形成一导体层于该基板上；以一第二气相沉积工艺形成一第一非晶质薄膜于该导体层上；对该第一非晶质薄膜进行一改质工艺，以将该第一非晶质薄膜改质为一第一阻障层，该第一阻障层包括一第二非晶质薄膜及一晶体化薄膜，其中该晶体化薄膜位于该第二非晶质薄膜的上表面；以一化学气相沉积工艺形成一第二阻障层于该第一阻障层上，以形成阻障堆叠结构。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。
[0039]上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
【专利附图】
【附图说明】
[0040]图1是显示依据本发明实施例的形成一阻障堆叠结构的方法的流程图。
[0041]图2A至图2D分别是显示形成此阻障堆叠结构的工艺的剖面图。
[0042]2:阻障堆叠结构20:基板
[0043]21:导体层23:第一非晶质薄膜[0044]23’:第一阻障层231:第二非晶质薄膜
[0045]233:晶体化薄膜25:第二阻障层
[0046]SlOl-S109:形成阻障堆叠结构的步骤
【具体实施方式】
[0047]为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的阻障堆叠结构及形成阻障堆叠结构的方法其【具体实施方式】、结构、方法、步骤、特征及其功效，详细说明如后。
[0048]有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过【具体实施方式】的说明，应当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
[0049]图1是显示一种形成一阻障堆叠结构的方法的流程图。配合图1，图2A至图2D分别是显示形成此阻障堆叠结构的工艺的剖面图。
[0050]首先，在步骤SlOl中，如图2A所示，提供一基板20，此基板可为具有一导电区域的半导体基材，半导体基材的材料可以是任何的硅基材，接着在步骤S103中，以一第一气相沉积工艺形成一导体层21于基板20上。在一实施例中，导体层21包括一钛(Ti)层,钛层不仅可以用来作为粘着层，还可减少接触电阻，导体层21的厚度约介于10埃(A)至1000埃之间，较佳地，导体层21的厚度约为500埃。然而，可理解的是，导体层21可以依需要而具有各种均匀的厚度，只要不影响基板20上的集成电路的功能或可靠度即可。在一实施例中，此第一气相沉积工艺可为一离子化金属等离子体(MP)物理气相沉积工艺或一自离子化金属等离子体(SIP)物理气相沉积工艺。
[0051 ] 接着，在步骤S105 中，如第2B图所示，以一第二气相沉积工艺形成一第一非晶质薄膜23于导体层21上。在一实施例中，第一非晶质薄膜23包括一第一氮化钛(TiN)层。在一实施例中，第一非晶质薄膜23的厚度介于I埃至75埃之间，较佳地，第一非晶质薄膜23的厚度约为25埃。然而，可理解的是，第一非晶质薄膜23可以依需要而具有各种均匀的厚度。
[0052]在一实施例中，此第二气相沉积工艺可为一自离子化金属等离子体(SIP)物理气相沉积工艺。在另一实施例中，第二气相沉积工艺为一金属有机化学气相沉积(MOCVD)工艺，MOCVD工艺是在一个MOCVD腔室里进行。在一实施例中，MOCVD腔室的压力设定在约5毫托至50毫托之间，较佳地约为5毫托。在一实施例中，MOCVD工艺的反应时间约介于4秒至12秒之间，较佳地约为5秒。在一实施例中，MOCVD工艺是在MOCVD腔室加热至温度介于摄氏400度至600度之间操作，较佳地约为摄氏450度。然而，可理解的是，MOCVD工艺的操作压力、操作温度以及反应时间不限于上述所举的例子，只要在特定应用时，MOCVD工艺可以在导体层21沉积具有所需厚度且实质上均匀的第一非晶质薄膜23即可。
[0053]在一实施例中，沉积第一非晶质薄膜23时，经由气体注入单元将有机前驱物气体以及氮气(N2)与氦气(He)注入至MOCVD腔室之中，其中N2的气体输入流量约为2500sccm，He的气体输入流量约为600sCCm，有机前驱物气体可为四二甲基胺钛(TDMAT)或四二乙基胺钛(TDEAT)。然而，可理解的是，有机前驱物气体可以是任何的化学物种，只要在特定应用时，该物种可在MOCVD工艺的操作环境下与氮反应形成具有所需厚度且实质上均匀的第一非晶质薄膜23即可。
[0054]接着，在步骤S107中，如图2C所示，对第一非晶质薄膜23进行一改质工艺，以将第一非晶质薄膜23改质为一第一阻障层23’，第一阻障层23’包括一第二非晶质薄膜231及一晶体化薄膜233，其中晶体化薄膜233位于第二非晶质薄膜231的上表面。也就是说，此改质工艺是将第一非晶质薄膜23部分地改质为具有混和型晶质特性的薄膜，第二非晶质薄膜231即为第一非晶质薄膜23未经改质的部分。
[0055]在一实施例中，第一阻障层23’的厚度约等于第一非晶质薄膜23的厚度，其中晶体化薄膜233的厚度最好是大于第二非晶质薄膜231的厚度，例如，第二非晶质薄膜231的厚度约介于0.1埃至30埃之间，较佳地，第二非晶质薄膜231的厚度约为10埃。
[0056]在一实施例中，此改质工艺为一等离子体处理法，更具体地说，在MOCVD腔室之中使用射频型操作的等离子体源，射频功率约介于1250瓦(W)至1800瓦之间，较佳地，约为1750瓦。在一实施例中，此时，MOCVD腔室的压力调整为约I毫托(mTorr)至5毫托之间，较佳地约为1.3毫托。经由气体注入单元将反应气体输入MOCVD腔室。反应气体可为氢气(H2)与氮气(N2)的混和气体或氢气(H2)与氟气(F2)的混和气体，在一实施例中，反应气体为氢气(H2)与氮气(N2)的混和气体,H2的气体输入流量约为1800sccm,N2的气体输入流量约为 1200sccm。
[0057]在一实施例中，此等离子体处理法的反应时间介于30秒至40秒之间，较佳地，约为38秒。在一实施例中，等离子体处理法是在MOCVD腔室加热至温度介于摄氏400度至600度之间操作，较佳地，约为摄氏450度。然而,可理解的是,改质工艺的操作压力、操作温度以及反应时间不限于上述所举的例子，只要在特定应用时，改质工艺可以将第一非晶质薄膜23改质为包含一第二非晶质薄膜231及一晶体化薄膜233，且晶体化薄膜233的厚度大于第二非晶质薄膜231的厚度即可。
[0058]在一实施例中，此等离子体处理法可整合于MOCVD工艺中。
[0059]最后，在步骤S109中，如图2D所示，以一化学气相沉积(CVD)工艺形成一第二阻障层25于第一阻障层23’上。在一实施例中，第二阻障层25包括一第二氮化钛(TiN)层。在一实施例中，第二阻障层25的厚度介于10埃至100埃之间，较佳地，第二阻障层25的厚度约为70埃。然而，可理解的是，第二阻障层25可以依需要而具有各种均匀的厚度。
[0060]在一实施例中，此化学气相沉积工艺是在一个CVD腔室里进行，经由气体注入单元将四氯化钛(TiCl4)气体以及氨气(NH3)注入至CVD腔室之中。在一实施例中，此CVD工艺是在CVD腔室加热至约为摄氏500度至100度下操作，以使TiCl4气体与NH3气体反应形成TiN。然而，可以理解的是，CVD工艺可以设定在任何的温度下操作，只要在特定应用时，CVD工艺可以在第一阻障层23’上沉积具有所需厚度且实质上均匀的第二阻障层25即可。
[0061]在一实施例中，此CVD工艺是在CVD腔室的压力约为0.1毫托至20毫托之间操作。然而，可以理解的是，CVD工艺可以设定在任何的压力下操作，只要在特定应用时，CVD工艺可以在第一阻障层23’上沉积具有所需厚度且实质上均匀的第二阻障层25即可。
[0062]藉此，可形成如图2D所示的阻障堆叠结构2，此阻障堆叠结构2分别在基板20上依序具有导体层21、第一阻障层23’及第二阻障层25，其中第一阻障层23’包括第二非晶质薄膜231及晶体化薄膜233，且晶体化薄膜233位于第二非晶质薄膜231的上表面。[0063]综合上述，通过上述工艺方法所形成的阻障堆叠结构具有至少一优点在于，可抑制TiCl4气体穿透第一阻障层(MOCVD TiN层)而与导体层(Ti层)反应，避免使第二阻障层(CVD TiCl4-TiN层)的表面产生气泡缺陷或火山缺陷，以得到更有效的阻障堆叠结构，进而增进基板上的元件可靠度。
[0064]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【权利要求】
1.一种形成阻障堆叠结构的方法，其特征在于其包括以下步骤: 提供一基板； 以一第一气相沉积工艺形成一导体层于该基板上； 以一第二气相沉积工艺形成一第一非晶质薄膜于该导体层上； 对该第一非晶质薄膜进行一改质工艺，以将该第一非晶质薄膜改质为一第一阻障层，该第一阻障层包括一第二非晶质薄膜及一晶体化薄膜，其中该晶体化薄膜位于该第二非晶质薄膜的上表面；以及 以一化学气相沉积工艺形成一第二阻障层于该第一阻障层上。
2.根据权利要求1所述的形成阻障堆叠结构的方法，其特征在于其中所述的导体层包括一钛层，该第一阻障层包括一第一氮化钛层，该第二阻障层包括一第二氮化钛层。
3.根据权利要求1所述的形成阻障堆叠结构的方法，其特征在于其中所述的晶体化薄膜的厚度大于该第二非晶质薄膜的厚度。
4.根据权利要求1所述的形成阻障堆叠结构的方法，其特征在于其中所述的改质工艺为等离子体处理法。
5.根据权利要求4所述的形成阻障堆叠结构的方法，其特征在于其中所述的等离子体处理法使用的反应气体为氢气与氮气的混和气体或氢气与氟气的混和气体。
6.—种阻障堆叠结构,其特征在于其包括: 一导体层，形成于一基板上； 一第一阻障层，形成于该导体层上，该第一阻障层包括一非晶质薄膜及一晶体化薄膜，其中该晶体化薄膜位于该非晶质薄膜的上表面；以及 一第二阻障层，形成于该第一阻障层上。
7.根据权利要求6所述的阻障堆叠结构，其特征在于其中所述的导体层包括一钛层，该第一阻障层包括一第一氮化钛层，该第二阻障层包括一第二氮化钛层。
8.根据权利要求6所述的阻障堆叠结构，其特征在于其中所述的晶体化薄膜的厚度大于该非晶质薄膜的厚度。
9.根据权利要求6所述的阻障堆叠结构，其特征在于其中所述的晶体化薄膜是将该非晶质薄膜进行一改质工艺而转换形成叠，其中该改质工艺为等离子体处理法。
10.根据权利要求9所述的阻障堆叠结构，其特征在于其中所述的等离子体处理法使用的反应气体为氢气与氮气的混和气体或氢气与氟气的混和气体。
【文档编号】H01L23/532GK103456678SQ201210183309
【公开日】2013年12月18日 申请日期:2012年6月5日 优先权日:2012年6月5日
【发明者】柯孟综 申请人:旺宏电子股份有限公司