专利名称：耗尽型mos晶体管的制作方法
技术领域：
本发明涉及本发明涉及半导体设计与制造领域，更具体地说，本发明涉及ー种耗尽型MOS晶体管。
背景技术：
MOS晶体管是金属-氧化物-半导体(Metal-Oxide-Semiconductor)结构的晶体管的简称。从导电沟道的类型来区分，MOS晶体管有P型MOS晶体管和N型MOS晶体管之分。从沟道与电压的关系来说，MOS晶体管有耗尽型MOS晶体管和增强型MOS晶体管之分。图I示意性地示出了根据现有技术的耗尽型MOS晶体管的结构。
如图I所示，耗尽型MOS晶体管包括布置在衬底2中的阱21中的源极31和漏极
32、布置在衬底2上方源极31和漏极32之间的栅极I、以及布置在衬底2中的源极31和漏极32之间(栅极I下方)的导电沟道51。其中，源极31上方布置了源极轻掺杂区41，并且漏极32上方布置了漏极轻掺杂区42。但是，对于图I所示的现有技术的耗尽型MOS晶体管，在导通状态下，由于较低的栅极偏置和漏极偏置，获取合理的导通电流的唯一方式是进行较高的导电沟道51的掺杂。在这种情况下，为了使得耗尽型MOS晶体管截止(不导通)，需要很大的负的栅极偏置，这样讲导致栅极和漏极之间的电压差很大。由于根据现有技术的耗尽型MOS晶体管截止所造成的栅极和漏极之间的电压差很大，从而根据现有技术的耗尽型MOS晶体管容易击穿，并且可靠性较差。因此，希望能够提供ー种不易击穿且可靠性较高的耗尽型MOS晶体管。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供ー种不易击穿且可靠性较高的耗尽型MOS晶体管。根据本发明，提供了一种耗尽型MOS晶体管，其包括布置在衬底中的源极和漏极，源极和漏极中的ー个的上方布置了轻掺杂区，源极和漏极中的另ー个的上方未布置轻掺杂区；布置在衬底上方源极和漏极之间的栅极；布置在衬底中的栅极下方的第一导电沟道；以及布置在衬底中的源极和漏极之间的第二导电沟道；其中，所述第一导电沟道邻接所述栅扱，并且所述第二导电沟道与所述第一导电沟道邻接，此外，所述第二导电沟道邻接所述源极和所述漏极中的所述另ー个。优选地，在上述耗尽型MOS晶体管中，所述第一导电沟道的掺杂浓度大于所述第ニ导电沟道的掺杂浓度。优选地，在上述耗尽型MOS晶体管中，所述第二导电沟道在沟道导电的方向上覆盖源极、漏极、以及源极与漏极之间的区域。优选地，在上述耗尽型MOS晶体管中，所述第二导电沟道在沟道导电的方向上覆盖源极、以及源极与漏极之间的区域。优选地，在上述耗尽型MOS晶体管中，所述第二导电沟道在沟道导电的方向上覆盖漏极、以及源极与漏极之间的区域。优选地，在上述耗尽型MOS晶体管中，所述第二导电沟道在沟道导电的方向上覆盖源极与漏极之间的区域。优选地，在上述耗尽型MOS晶体管中，在所述耗尽型MOS晶体管的包含源极、漏极和栅极的截面中的与沟道导电的方向相垂直的方向上，所述第二导电沟道的尺寸大于所述第一导电沟道的尺寸。优选地，在上述耗尽型MOS晶体管中，所述耗尽型MOS晶体管是N型沟道的耗尽型MOS晶体管。对于根据本发明的耗尽型MOS晶体管的截止状态，可使得漏极的偏置大小下降。 由此，允许使用较高的截止电压来使得晶体管截止，并且降低了栅极的靠近漏极或源极的下角部处的电场强度。所以，第一实施例有效地提供了ー种不易击穿且可靠性较高的耗尽型MOS晶体管。
结合附图，并通过參考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I示意性地示出了根据现有技术的耗尽型MOS晶体管的结构。图2示意性地示出了根据本发明第一实施例的耗尽型MOS晶体管的结构。图3示意性地示出了根据本发明第二实施例的耗尽型MOS晶体管的结构。图4示意性地示出了根据本发明第三实施例的耗尽型MOS晶体管的结构。图5示意性地示出了根据本发明第四实施例的耗尽型MOS晶体管的结构。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。<第一实施例>图2示意性地示出了根据本发明第一实施例的耗尽型MOS晶体管的结构。如图2所示，根据本发明第一实施例的耗尽型MOS晶体管包括布置在衬底2中(更具体地说，例如，可以布置在衬底2的阱21中)的源极31和漏极32，源极31和漏极32中的ー个的上方布置了轻掺杂区，源极31和漏极32中的另ー个的上方未布置轻掺杂区。更具体地说，可以在源极31上方布置源极轻掺杂区41，而漏极32上方并不布置漏极轻掺杂区42 ;或者替换地，其中，源极31上方并不布置源极轻掺杂区41，但是漏极32上方布置漏极轻掺杂区42。在说明书中，图2至图5示出了 “源极31上方布置源极轻掺杂区41，而漏极32上方并不布置漏极轻掺杂区42”的情況。根据本发明第一实施例的耗尽型MOS晶体管还包括布置在衬底上方源极3131和漏极32之间的栅极I。根据本发明第一实施例的耗尽型MOS晶体管还包括布置在衬底中的栅极下方的第一导电沟道51。根据本发明第一实施例的耗尽型MOS晶体管还包括布置在衬底中的源极31和漏极32之间的第二导电沟道52 (如图2的虚线框所示)。其中，所述第一导电沟道51邻接所述栅极I (更具体地说，所述第一导电沟道51邻接栅极I的栅极氧化物层)，并且所述第二导电沟道52与所述第一导电沟道51邻接；此夕卜，所述第二导电沟道52邻接源极31和漏极32中的所述另ー个(即未布置轻掺杂区的一个极，在图2所示的示例中为漏极32)。由于所述第二导电沟道52与所述第一导电沟道51邻接,所述第二导电沟道52邻接漏极32，所以有效地形成了耗尽型MOS晶体管的耗尽沟道。 更具体地说，第一导电沟道51的掺杂浓度大于第二导电沟道52的掺杂浓度。优选地，所述耗尽型MOS晶体管是N型沟道的耗尽型MOS晶体管；即，第一导电沟道51和第二导电沟道52是N型掺杂的。在根据本发明第一实施例中，所述第二导电沟道在沟道导电的方向上覆盖源极31、漏极32、以及源极31与漏极32之间的区域；但是，实际上可对这种布置进行改迸，下面将具体描述。优选地，如图2所示，所述第二导电沟道52的厚度大于所述第一导电沟道I的厚度；即，在耗尽型MOS晶体管的包含源极31、漏极32和栅极I的截面中的与沟道导电的方向相垂直的方向上，所述第二导电沟道52的尺寸大于所述第一导电沟道51的尺寸。根据本发明第一实施例的耗尽型MOS晶体管，栅极I下方范围内的导电沟道包含第一导电沟道51 (以及第ニ导电沟道52 (优选),如果第二导电沟道52的厚度大于第一导电沟道I的厚度)，栅极I至漏极32的范围内的导电沟道仅仅包含第二导电沟道52 ;由此，对于根据本发明第一实施例的耗尽型MOS晶体管的截止状态，可使得漏极的偏置大小下降。由此，允许使用较高的截止电压来使得晶体管截止，并且降低了栅极的靠近漏极的下角部处的电场强度。所以，第一实施例有效地提供了ー种不易击穿且可靠性较高的耗尽型MOS晶体管。而且，由于第一导电沟道51可以更高，所以还进一歩改善了耗尽型MOS晶体管的导通电流。〈第二实施例〉图3示意性地示出了根据本发明第二实施例的耗尽型MOS晶体管的结构。在根据本发明第一实施例中，如图3所示，在根据本发明第二实施例中，所述第二导电沟道52在沟道导电的方向上覆盖漏极32、以及源极31与漏极32之间的区域。即，在形成根据本发明第二实施例的耗尽型MOS晶体管的第二导电沟道52吋，对漏极32、以及源极31与漏极32之间的区域进行掺杂。<第三实施例>图4示意性地示出了根据本发明第三实施例的耗尽型MOS晶体管的结构。如图4所示，在根据本发明第三实施例中，所述第二导电沟道52在沟道导电的方向上仅仅覆盖源极31与漏极32之间的区域。即，在形成根据本发明第三实施例的耗尽型MOS晶体管的第二导电沟道52时，仅仅对源极31与漏极32之间的区域进行掺杂。〈第四实施例〉图5示意性地示出了根据本发明第四实施例的耗尽型MOS晶体管的结构。如图4所示，在根据本发明第四实施例中，所述第二导电沟道52在沟道导电的方向上覆盖源极31、以及源极31与漏极32之间的区域。即，在形成根据本发明第四实施例的耗尽型MOS晶体管的第二导电沟道52吋，对源极31、以及源极31与漏极32之间的区域进行掺杂。 根据本发明的耗尽型MOS可以广泛地用于各种集成电路。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以 限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述掲示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种耗尽型MOS晶体管，其特征在于包括 布置在衬底中的源极和漏极，源极和漏极中的ー个的上方布置了轻掺杂区，源极和漏极中的另ー个的上方未布置轻掺杂区； 布置在衬底上方源极和漏极之间的栅极； 布置在衬底中的栅极下方的第一导电沟道；以及 布置在衬底中的源极和漏极之间的第二导电沟道； 其中，所述第一导电沟道邻接所述栅极，并且所述第二导电沟道与所述第一导电沟道邻接，此外，所述第二导电沟道邻接所述源极和所述漏极中的所述另ー个。
2.根据权利要求I所述的耗尽型MOS晶体管，其特征在于，所述第一导电沟道的掺杂浓度大于所述第二导电沟道的掺杂浓度。
3.根据权利要求I或2所述的耗尽型MOS晶体管，其特征在于，所述第二导电沟道在沟道导电的方向上覆盖源极、漏极、以及源极与漏极之间的区域。
4.根据权利要求I或2所述的耗尽型MOS晶体管，其特征在于，所述第二导电沟道在沟道导电的方向上覆盖源极、以及源极与漏极之间的区域。
5.根据权利要求I或2所述的耗尽型MOS晶体管，其特征在于，所述第二导电沟道在沟道导电的方向上覆盖漏极、以及源极与漏极之间的区域。
6.根据权利要求I或2所述的耗尽型MOS晶体管，其特征在于，所述第二导电沟道在沟道导电的方向上覆盖源极与漏极之间的区域。
7.根据权利要求I或2所述的耗尽型MOS晶体管，其特征在于，在所述耗尽型MOS晶体管的包含源极、漏极和栅极的截面中的与沟道导电的方向相垂直的方向上，所述第二导电沟道的尺寸大于所述第一导电沟道的尺寸。8、根据权利要求I或2所述的耗尽型MOS晶体管，其特征在于，所述耗尽型MOS晶体管是N型沟道的耗尽型MOS晶体管。
全文摘要
本发明提供了一种耗尽型MOS晶体管。根据本发明的耗尽型MOS晶体管包括布置在衬底中的源极和漏极，源极和漏极中的一个的上方布置了轻掺杂区，源极和漏极中的另一个的上方未布置轻掺杂区；布置在衬底上方源极和漏极之间的栅极；布置在衬底中的栅极下方的第一导电沟道；以及布置在衬底中的源极和漏极之间的第二导电沟道；其中，所述第一导电沟道邻接所述栅极，并且所述第二导电沟道与所述第一导电沟道邻接，此外，所述第二导电沟道邻接所述源极和所述漏极中的所述另一个。所述第一导电沟道的掺杂浓度大于所述第二导电沟道的掺杂浓度。
文档编号H01L29/06GK102694012SQ201210191269
公开日2012年9月26日 申请日期2012年6月11日 优先权日2012年6月11日
发明者吴小利, 唐树澍, 苟鸿雁 申请人:上海宏力半导体制造有限公司