专利名称：一种部分耗尽soi结构的mos晶体管及其制作方法
技术领域：
本发明属于半导体集成电路及其制造技术领域，尤其涉及一种新结构的MOS晶体管及其制作方法。
背景技术：
MOS晶体管的特征尺寸不断按比例缩小，当进入纳米尺度，各种小尺寸效应如短沟道效应(SCE)、漏感应势垒降低效应(DIBL)等变得越来越严重，严重的影响小尺寸MOS晶体管的器件性能。因此，为了继续保持MOS晶体管在纳米尺度仍具有强的按比例缩小能力，研究者已经提出了多种新结构、新材料和新工艺。
绝缘体上硅(SOI)器件就是其中一种。按硅膜厚度的不同，SOI器件主要分为两类一类是以超薄体为代表的全耗尽SOI器件，该类器件有着一系列优点，包括抑制短沟效应能力强，工艺与传统MOS工艺兼容，消除了浅结制作的问题等。然而，该类器件当栅长减小到亚50nm时，其相应的硅膜厚度要求只有几个纳米，如此小的膜厚目前的工艺水平很难保证它们的全片均匀性，膜厚的不一致会带来阈值电压的涨落；此外，由于硅膜厚度太小，源漏的寄生电阻会变得很大，为了降低源漏的寄生电阻，必须采用抬高的源漏结构，这样不仅带来了工艺的复杂度的问题，同时也增加了栅对源漏的寄生电容，严重的影响器件的性能；另外，超薄体结构全耗尽MOS晶体管受硅膜和埋氧层界面散射的影响较大，导致沟道中载流子的迁移率下降，从而降低该类器件的性能。这些问题的存在使得该类器件难以实际应用于集成电路的生产。
另一类SOI器件是部分耗尽的SOI MOS晶体管。部分耗尽的SOI MOS晶体管有较大的硅膜厚度，其结构和设计与传统的体硅MOS相似，同时受硅膜和埋氧层界面的散射影响也较小，因而沟道载流子可以有较高的迁移率。然而，这种部分耗尽的SOI MOS晶体管由于栅对沟道的控制能力有限，因此其短沟效应严重，按比例缩小能力有限，同时该类器件还存在严重的Kink效应，这些使得该类器件也很难应用于纳米尺度的集成电路生产。
发明内容
本发明的目的是提供一种可应用于纳米尺度集成电路制造技术的部分耗尽SOI MOS晶体管结构，以及该晶体管的制作方法。
本发明的技术方案如下
一种部分耗尽SOI结构的MOS晶体管，包括一栅电极，一栅介质层，一栅电极侧墙介质层，一半导体体区，一埋氧层，一半导体衬底，一源区和一漏区，一源扩展区及一漏扩展区；所述埋氧层位于半导体衬底之上；所述源区和漏区位于埋氧层之上、栅电极侧墙介质层两侧；所述半导体体区位于栅介质层之下，埋氧层之上，两侧分别与源漏扩展区相连；所述栅电极侧墙介质层位于栅电极和栅介质层两侧；所述源漏扩展区由一薄半导体层及位于其下的空腔体或绝缘体组成。
上述空腔体由绝缘介质材料填充之即可得到所述绝缘体。
上述部分耗尽SOI结构的MOS晶体管的制作方法，包括以下步骤(1)在半导体SOI结构材料的半导体薄层上用浅槽隔离(STI)技术，形成有源区，其中所述S0I结构包括半导体衬底、埋氧层和半导体薄层；(2)生长栅介质层，淀积栅电极层，然后淀积一层绝缘介质一；(3)光刻并刻蚀形成栅图形；(4)淀积一层不同于绝缘介质一的绝缘介质二，覆盖暴露的源漏区，并且包围整个暴露的栅结构；(5)淀积另一层绝缘介质一，并通过回刻在栅两侧形成由绝缘介质一构成的侧墙；(6)选择腐蚀栅电极两侧显漏的绝缘介质二，形成注入窗口；(7)通过离子注入，在注入窗口下的半导体薄层区域形成表层低掺杂下部高掺杂的掺杂分布；(8)再次淀积一层绝缘介质一，填充注入窗口，通过回刻去除隔离区上的绝缘介质一；(9)腐蚀源漏区以外的氧化层，直至被注入处的重掺杂半导体层部分在侧面显露。
(10)采用对掺杂浓度灵敏的腐蚀液，选择腐蚀露出的高掺杂的半导体区，留下上面的低掺杂薄层，并在其下形成空腔体；(11)去除全部绝缘介质；(12)形成另一薄介质层，离子注入掺杂源漏区和栅电极，然后回刻上述薄介质层以形成新的栅电极侧墙；(13)最后进入常规CMOS后道工序，包括淀积钝化层、开接触孔以及金属化等，即可制得所述的MOS晶体管。
上述的制作方法中，所述步骤(1)中的半导体材料选自Si、Ge、SiGe、GaAs及其它II-VI，III-V和IV-IV族的二元或三元化合物半导体。
上述的制作方法，所述步骤(2)中的绝缘介质一材料选自二氧化硅、氮化硅、氮化铝、TEOS(硅酸乙酯)以及其它绝缘体材料。
上述的制作方法，所述步骤(4)中的绝缘介质二材料选自二氧化硅、氮化硅、氮化铝、TEOS(硅酸乙酯)以及其它绝缘体材料，但不同于绝缘介质一。
上述的制作方法，所述步骤(7)中的离子注入的注入能量范围为0.5eV-200KeV，注入剂量范围在1e11-5e15/cm2。
上述的制作方法，所述步骤(9)中腐蚀溶液为氢氟酸-硝酸腐蚀系统的溶液，如体积比40％HF∶70％HNO3∶100％CH3COOH＝1∶3∶8的氢氟酸、硝酸和乙酸混合物，或者其它对掺杂硅等半导体材料有高腐蚀选择比的腐蚀溶液配方。
本发明的优点和积极效果本发明的改进的部分耗尽SOI MOS晶体管结构，该结构的源漏扩展区上部是薄半导体层，下部是空腔体，如此可以兼具超薄体全耗尽SOI MOS晶体管与部分耗尽SOI MOS晶体管的优点，同时克服了它们的不足。
由于源漏扩展区上部的半导体层被限制在空腔体之上，半导体层相对可以很薄，因此与超薄体全耗尽SOI MOS晶体管相似，可以获得较强的短沟效应抑制能力。源漏扩展区下部空腔体的存在，不仅消除了泄漏电流的通道，从而减小了器件的关态漏电流，也使得源漏之间的势垒穿通受到抑制，从而减小了漏感应势垒降低(DIBL)效应对器件特性的影响。与此同时，随着空腔体高度的增加，沟道区及源漏区的半导体膜可以变得很厚，因此使其具有部分耗尽SOI MOS晶体管的一系列优点，设计简单，源漏不需要采用抬高结构等。此外，本发明的部分耗尽SOI MOS晶体管结构，消除了超薄体全耗尽SOI MOS晶体管对薄膜的苛刻要求以及其中半导体层与埋氧层之间的界面散射导致的迁移率减小问题，从而也消除了由此导致的该类器件性能的退化。
本发明提出的改进的部分耗尽SOI MOS晶体管的工艺制备方法和传统的MOS晶体管制作工艺兼容，利用成熟的选择腐蚀工艺技术实现源漏扩展区上部薄半导体层、下部空腔体的器件结构，工艺方法简单巧妙，有极强的实用价值，可应用于纳米尺度集成电路制造技术中。
图1是SOI衬底硅片的示意图；图2是生长栅介质层，淀积栅电极及其氮化硅保护层的工艺步骤示意图；
图3是光刻并刻蚀形成栅电极的工艺步骤示意图；图4是淀积二氧化硅的工艺步骤示意图；图5是再次淀积氮化硅的工艺步骤示意图；图6是刻蚀形成注入窗口的工艺步骤示意图；图7是离子注入的工艺步骤示意图；图8是填充窗口，选择腐蚀形成空腔结构的工艺步骤示意图；图9是去除氮化硅和二氧化硅的工艺步骤示意图；图10是注入形成源漏和栅电极掺杂以及形成侧墙的工艺步骤示意图。
图中1-硅衬底 2-埋氧层3-硅膜 4-栅介质层二氧化硅5-二氧化硅 6-栅电极层多晶硅7-氮化硅 8-氮化硅侧墙9-高掺杂硅 10-氮化硅11-空腔体结构12-二氧化硅侧墙13-源漏扩展区14-源漏区
具体实施例方式下面结合
的具体实施例有助于理解本发明的特征和优点，但本发明的实施决不仅局限于所述的实施例。
本发明制作方法的一具体实施例包括图1至图10所示的工艺步骤1.如图1所示，准备SOI衬底硅片，该SOI衬底硅片结构包括硅衬底(1)、埋氧层(2)和硅膜(3)，采用浅槽隔离(STI)技术在硅膜(3)上形成有源区；2.如图2所示，采用热氧化方法生长栅介质层二氧化硅(4)，栅介质层二氧化硅(4)厚度范围在1-10nm；然后，淀积100nm的栅电极层多晶硅(6)；之后，再淀积介质层氮化硅，用于保护栅电极多晶硅(4)；3.如图3所示，光刻并刻蚀氮化硅(7)和栅电极层多晶硅(6)形成栅图形；4.如图4所示，淀积一介质层二氧化硅(5)，覆盖暴露的源漏区，并且包围整个栅结构；5.如图5所示，淀积一介质层氮化硅，回刻在栅两侧形成较大的氮化硅侧墙(8)；
6.如图6所示，选择腐蚀去除栅电极层多晶硅(6)两侧的二氧化硅(5)，形成注入窗口，二氧化硅(5)可以保留10nm，作为注入的缓冲层；7.如图7所示，通过离子注入在注入窗口处的半导体薄层区域形成表层低掺杂下部高掺杂的掺杂分布，离子注入能量为60KeV，注入剂量为1E13/cm2；8.如图8所示，淀积氮化硅(10)，填充注入窗口，并回刻去除隔离场区上的氮化硅(10)；腐蚀源漏区以外的氧化层，直至注入窗口处的高掺杂硅(9)在侧面显露；采用根据掺杂不同的选择腐蚀溶液，腐蚀溶液为氢氟酸、硝酸和乙酸混合物，配方为40％HF∶70％HNO3∶100％CH3COOH以体积比1∶3∶8混合，选择腐蚀露出的高掺杂硅(9)，形成空腔体结构(11)；9.如图9所示，去除氮化硅(7)，然后去除二氧化硅(5)；1O.如图10所示，淀积一薄二氧化硅，离子注入掺杂源漏区(14)和栅电极，然后回刻上述薄二氧化硅层以形成新的薄二氧化硅侧墙(12)，退火后在二氧化硅侧墙(12)下形成源漏扩展区(13)；最后进入常规CMOS后道工序，包括淀积钝化层、开接触孔以及金属化等，即可制得所述的部分耗尽SOI结构的MOS晶体管。
权利要求
1.一种部分耗尽SOI结构的MOS晶体管，包括一栅电极，一栅介质层，一栅电极侧墙介质层，一半导体体区，一埋氧层，一半导体衬底，一源区和一漏区，一源扩展区及一漏扩展区；所述埋氧层位于半导体衬底之上；所述源区和漏区位于埋氧层之上、栅电极侧墙介质层两侧；所述半导体体区位于栅介质层之下，埋氧层之上，两侧分别与源漏扩展区相连；所述栅电极侧墙介质层位于栅电极和栅介质层两侧；所述源漏扩展区由一薄半导体层及位于其下的空腔体或绝缘体组成。
2.一种部分耗尽SOI结构的MOS晶体管的制作方法，包括以下步骤(1)在半导体SOI结构材料的半导体薄层上用浅槽隔离技术，形成有源区，其中所述SOI结构包括半导体衬底、埋氧层和半导体薄层；(2)生长栅介质层，淀积栅电极层，然后淀积一层绝缘介质一；(3)光刻并刻蚀形成栅图形；(4)淀积一层不同于绝缘介质一的绝缘介质二，覆盖暴露的源漏区，并且包围整个暴露的栅结构；(5)淀积另一层绝缘介质一，并通过回刻在栅两侧形成由绝缘介质一构成的侧墙；(6)选择腐蚀栅电极两侧显漏的绝缘介质二，形成注入窗口；(7)通过离子注入，在注入窗口下的半导体薄层区域形成表层低掺杂下部高掺杂的掺杂分布；(8)再次淀积一层绝缘介质一，填充注入窗口，通过回刻去除隔离区上的绝缘介质一；(9)腐蚀源漏区以外的氧化层，直至被注入处的重掺杂半导体层部分在侧面显露。(10)采用对掺杂浓度灵敏的腐蚀液，选择腐蚀露出的高掺杂的半导体区，留下上面的低掺杂薄层，并在其下形成空腔体；(11)去除全部绝缘介质；(12)形成另一薄介质层，离子注入掺杂源漏区和栅电极，然后回刻上述薄介质层以形成新的栅电极侧墙；(13)最后进入常规CMOS后道工序，包括淀积钝化层、开接触孔以及金属化等，即可制得所述的MOS晶体管。
3.如权利要求2所述的制作方法，其特征在于，所述步骤(1)中的半导体材料选自Si、Ge、SiGe、GaAs或其它II-VI，III-V和IV-IV族的二元或三元化合物半导体。
4.如权利要求2所述的制作方法，其特征在于，所述步骤(2)中的绝缘介质一和步骤(4)中的绝缘介质二材料不同，分别选自二氧化硅、氮化硅、氮化铝、硅酸乙酯。
5.如权利要求2所述的制作方法，其特征在于，所述步骤(7)中的离子注入的注入能量范围为0.5eV-200KeV，注入剂量范围在1e11-5e15/cm2。
6.如权利要求2所述的制作方法，其特征在于，所述步骤(9)中的腐蚀液为对掺杂半导体材料有高腐蚀选择比的腐蚀溶液。
7.如权利要求6所述的制作方法，其特征在于，所述腐蚀溶液为氢氟酸-硝酸腐蚀系统的溶液。
8.如权利要求7所述的制作方法，其特征在于，所述腐蚀溶液为体积比40％HF∶70％HNO3∶100％CH3COOH＝1∶3∶8的氢氟酸、硝酸和乙酸混合物。
全文摘要
本发明提供了一种可应用于纳米尺度集成电路制造技术的部分耗尽SOI结构的MOS晶体管及其制作方法。该晶体管源漏扩展区上部是薄半导体层，下部是空腔体，兼具超薄体全耗尽SOI MOS晶体管与部分耗尽SOI MOS晶体管的优点，同时克服了它们的不足。本发明的制备方法和传统的MOS晶体管制作工艺兼容，利用成熟的选择腐蚀工艺技术实现源漏扩展区上部薄半导体层、下部空腔体的器件结构，工艺方法简单巧妙，有极强的实用价值。
文档编号H01L21/02GK1889273SQ20061010356
公开日2007年1月3日 申请日期2006年7月21日 优先权日2006年7月21日
发明者张盛东, 李定宇, 韩汝琦, 王新安, 张天义 申请人:北京大学深圳研究生院, 北京大学