专利名称：一种用于铜互连的刻蚀阻挡层及其制造方法
技术领域：
本发明属于半导体集成电路技术领域，具体涉及一种用于铜互连的双层刻蚀阻挡层及其制造方法。
背景技术：
铜互连技术指在半导体集成电路互连层的制作中采用铜金属材料取代传统铝金属互连材料的半导体制造工艺技术。随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断缩小，芯片面积持续增大，人们面临着如何克服由于连线长度的急速增长而带来的RC(R指电阻，C指电容)延迟显著增加的问题。特别是由于金属布线线间电容的影响日益严重，造成器件性能大幅度下降，已经成为半导体工业进一步发展的关键制约因素。
由于寄生电容C正比于电路互连层中隔绝介质的相对介电常数值，因此低介电常数介质被广泛应用于铜互连的不同电路层的隔绝介质，但是在每一层互连完成之后都需要另外做一层氮化硅(SiN)作为刻蚀阻挡层以及同一层铜互连的绝缘。然而，随着技术节点的不断缩小，从90纳米到现在的22纳米工艺技术节点，SiN刻蚀阻挡层由于介电常数值较大，会使整体绝缘层的介电常数值增大，从而使整个互连电路的延迟上升。现在有提议使用由一层较薄的介电常数值较大的硅碳氮(SiCN)层和一层较厚的介电常数值较小的碳含量丰富的SiCN层构成的双层刻蚀阻挡层，但是该双层刻蚀阻挡层给整个互连电路带来的可靠性方面不是非常理想，比如电迁移的抑制能力不是非常强，时间引起的介质击穿性能也不是非常的理想，并且，在长期电应力之下会造成体内的空洞等。
发明内容
本发明的目的在于提供一种可靠性强、延迟低的双层刻蚀阻挡层。在减小互连电路中的整体绝缘层的介电常数值的同时，还可以增强互连电路的可靠性。本发明所提供的一种用于铜互连的位于待刻蚀材料之下的双层刻蚀阻挡层，其主要由一层超薄的SiN刻蚀阻挡层和一层位于所述SiN刻蚀阻挡层之上的厚的SiCN刻蚀阻挡层构成。所述的SiN刻蚀阻挡层经过氧气等离子体和紫外光照射处理，且其厚度范围为1-5纳米。所述的SiCN刻蚀阻挡层的厚度范围为20-50纳米。进一步地，本发明还提出了所述用于铜互连的双层刻蚀阻挡层的制造方法，其步骤在于
在提供的半导体基底表面淀积一层超薄的SiN刻蚀阻挡层；
对所形成的SiN刻蚀阻挡层进行氧气的等离子体和紫外光照射处理；
在所述SiN刻蚀阻挡层之上淀积一层SiCN刻蚀阻挡层。如上所述的用于铜互连的双层刻蚀阻挡层的制造方法，所述的SiN刻蚀阻挡层的厚度范围为1-5纳米。所述的SiCN刻蚀阻挡层的厚度范围为20-50纳米。
本发明所提出的由一层超薄的SiN刻蚀阻挡层和一层厚的SiCN刻蚀阻挡层形成双的层刻蚀阻挡层具有以下优点
I.本发明使用氧的等离子体以及紫外光照射超薄SiN刻蚀阻挡层的表面，可以减少或消除超薄SiN刻蚀阻挡层的悬挂键以及Si-NH，有效抑制同层金属铜的相互扩散并有效增加互连电路的可靠性，同时，该工艺过程不会对之前已做成的芯片表面产生影响，也不会带来副作用。2.本发明所提出的双层刻蚀阻挡层可以使得整体电路的介电常数值保持在一个比较低的水平，从而使得整个电路的延迟保持在一个较低的水平。3.本发明所提出的双层刻蚀阻挡层能够适应器件小型化的趋势，将对未来小于40纳米工艺节点的互连工艺起到非常大的促进作用。
图I本发明提出用于铜互连的双层刻蚀阻挡层的一个实施例的截面图。图2-图7为在前道铜互连上生长本发明所提出的双层刻蚀阻挡层的一个实施例的工艺流程图。
具体实施例方式下面结合附图与具体实施方式
对本发明作进一步详细的说明，在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。图I为本发明所提出的用于铜互连的位于待刻蚀材料(未示出)之下的双层刻蚀阻挡层的一个实施例的截面图，如图1，本发明所提出的用于铜互连的双层刻蚀阻挡层包括一层经过氧气的等离子体和紫外光照射处理的超薄SiN刻蚀阻挡层11以及一层位于SiN刻蚀阻挡层11之上的厚的SiCN刻蚀阻挡层12。本发明所提出的用于铜互连的双层刻蚀阻挡层可以应用于不同的铜互连结构中，以下所叙述的是本发明所公开的在前道铜互连上生长本发明所提出的双层刻蚀阻挡层的一个实施例。如图2所示，首先在提供的半导体基底200的表面生长低介电常数介质层201，之后在低介电常数介质层201之上旋涂光刻胶301并掩模、曝光、显影定义出互连通孔的位置。所述半导体基底200的材质可以是单晶硅、多晶硅、非晶硅中的一种，也可以是绝缘体上的硅结构或硅上外延层结构。在所述半导体基底200中形成有半导体器件(未示出)，例如具有栅极、源极和漏极的金属氧化物半导体器件。所述半导体基底200中还可以形成有金属互连结构(未示出)，如铜的通孔或者互连线。所述低介电常数介质层201可以是二氧化硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃
坐寸ο接下来，刻蚀掉没有被光刻胶保护的低介电常数介质层形成互连通孔，剥除光刻胶301后如图3所示。
接下来，覆盖互连通孔的底壁、侧壁以及剩余的低介电常数介质层201的表面生长一层抗铜扩散阻挡层202，然后在互连通孔中电镀铜金属203，如图4所示。接下来，对铜金属进行化学机械抛光，以去除多余的铜金属、抗铜扩散阻挡层和低介电常数介质层，如图5所示。接下来，先对化学机械抛光后的器件表面进行等离子体还原处理，接着利用等离子体增强化学气相沉积(PECVD)工艺使用SiH4和NH3作为反应气体生长一层厚度约3纳米的SiN刻蚀阻挡层204，如图6所示。然后对SiN刻蚀阻挡层204的表面进行氧气的等离子体和紫外光照射处理。最后，在SiN刻蚀阻挡层204之上淀积一层厚度约为40纳米的SiCN刻蚀阻挡层205。SiN刻蚀阻挡层204和SiCN刻蚀阻挡层205即构成双层刻蚀阻挡层。如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的 实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。
权利要求
1.一种用于铜互连的刻蚀阻挡层，其特征在于，其主要由一层超薄的氮化硅刻蚀阻挡层和一层位于所述氮化硅刻蚀阻挡层之上的厚的硅碳氮刻蚀阻挡层构成。
2.根据权利要求I所述的用于铜互连的刻蚀阻挡层，其特征在于，所述的氮化硅刻蚀阻挡层经过氧气等离子体和紫外光照射处理，其厚度范围为1-5纳米。
3.根据权利要求I所述的用于铜互连的刻蚀阻挡层，其特征在于，所述的硅碳氮刻蚀阻挡层的厚度范围为20-50纳米。
4.一种如权利要求I所述的用于铜互连的刻蚀阻挡层的制造方法，包括 在提供的半导体基底表面淀积一层超薄的氮化硅刻蚀阻挡层； 对所形成的氮化硅刻蚀阻挡层进行氧气的等离子体和紫外光照射处理； 在所述氮化硅刻蚀阻挡层之上淀积一层硅碳氮刻蚀阻挡层。
5.根据权利要求4所述的用于铜互连的刻蚀阻挡层的制造方法，其特征在于，所述的氮化硅刻蚀阻挡层的厚度范围为1-5纳米。
6.根据权利要求4所述的用于铜互连的刻蚀阻挡层的制造方法，其特征在于，所述的硅碳氮刻蚀阻挡层的厚度范围为20-50纳米。
全文摘要
本发明属于半导体集成电路技术领域，具体涉及一种用于铜互连的刻蚀阻挡层及其制造方法。本发明采用一层超薄的经过氧气等离子体和紫外光照射处理的SiN刻蚀阻挡层和一层厚的介电常数值较小的碳含量丰富的SiCN刻蚀阻挡层来形成双层刻蚀阻挡层，不仅工艺过程简单，还可以改善目前刻蚀阻挡层的存在会影响整体介电常数值的现状，使得互连电路中的延迟减小、提升互连电路的可靠性，有望在未来铜互连的刻蚀阻挡层的制造中得到应用。
文档编号H01L21/768GK102842569SQ20121035922
公开日2012年12月26日 申请日期2012年9月24日 优先权日2012年9月24日
发明者孙清清, 房润辰, 张卫, 王鹏飞, 周鹏 申请人:复旦大学