专利名称：混合共平面衬底结构及其制备方法
技术领域：
本发明属于微电子领域，涉及一种衬底结构，特别是涉及一种混合共平面衬底结构及其制备方法。
背景技术：
随着半导体器件尺寸的缩小，传统的体硅材料正接近其物理极限，应变硅、Ge以及II1- V化合物材料由于其高迁移率而受到广泛关注。Ge具有高的电子迁移率和空穴迁移率，但受限于器件工艺因素(Ge的η型掺杂和η型欧姆接触等)，Ge的NMOS性能一直不理想，所以Ge —般用于制造PM0S。诸如GaAS之类的II1-V族半导体材料具有高电子迁移率，可以制造高性能的NMOS器件，并且II1-V族化合物半导体材料在光电子器件、光电集成、超高速微电子器件、超高频微波器件及电路上均有广阔的应用前景。而应变硅既可以用于制造PM0S，也可以用于制造NM0S。请参阅表1，列举了几种半导体材料的电子迁移率和空穴迁移率，其中GaAs和InAs属于II1-V族化合物。从表中可见，Ge的电子迁移率约为硅的三倍，空穴迁移率约为硅的四倍，而GaAs、InAs的电子迁移率均为硅的数倍。
权利要求
1.一种混合共平面衬底结构的制备方法，其特征在于，至少包括以下步骤 1)提供一娃衬底； 2)在所述硅衬底上形成锗硅缓冲层，并在所述锗硅缓冲层上形成硅层或锗层； 3)在所述步骤2)形成的结构上进行刻蚀，形成若干凹槽；所述凹槽底部到达所述硅衬底表面或所述硅衬底内； 4)进行退火使所述锗硅缓冲层的应力释放，以得到锗硅缓冲层上的应变硅层或弛豫的锗层； 5)在所述应变硅层上或弛豫的锗层上及所述凹槽的侧壁上形成氮化硅层； 6)在所述凹槽内进行选择性外延生长锗或II1-V族化合物材料； 7)去除所述应变硅层或弛豫的锗层顶面所在平面以上的锗或II1-V族化合物材料及氮化娃层。
2.根据权利要求1所述的混合共平面衬底结构的制备方法，其特征在于所述步骤2)中，所述锗硅缓冲层的厚度小于其在所述硅衬底上生长的临界厚度。
3.根据权利要求1所述的混合共平面衬底结构的制备方法，其特征在于所述步骤3)中，所述凹槽的宽度范围为10纳米至90微米。
4.根据权利要求1所述的混合共平面衬底结构的制备方法，其特征在于所述步骤3)中，所述刻蚀采用反应离子刻蚀技术。
5.根据权利要求1所述的混合共平面衬底结构的制备方法，其特征在于所述步骤4)中，所述弛豫的锗层为部分弛豫或完全弛豫。
6.根据权利要求1所述的混合共平面衬底结构的制备方法，其特征在于所述步骤6)中，所述II1-V族材料包括由元素周期表第III族元素中的一种或多种与元素周期表第V族元素中的一种或多种构成的半导体材料。
7.根据权利要求6所述的混合共平面衬底结构的制备方法，其特征在于所述II1-V族材料包括 GaAs、AlAs、InP、AlGaAs、InGaAs、InGaN, InGaP、GaN、GaP、GaAs、InN、InAs、AIN、AlP、AlAs、InGaNP、GaAlN、InAlN 中的一种或多种。
8.一种混合共平面衬底结构，其特征在于包括硅衬底及形成与所述硅衬底上的若干第一区域和若干第二区域，所述第一区域与第二区域间隔排列，并通过隔离墙隔离，所述隔离墙底部到达所述硅衬底表面或所述硅衬底内；所述第一区域包括锗硅缓冲层及位于其上的应变硅层或弛豫的锗层；所述第二区域的材料为锗或II1-V族化合物。
9.根据权利要求8所述的混合共平面衬底结构，其特征在于所述锗硅缓冲层为单层、双层或多层膜结构。
10.根据权利要求8所述的混合共平面衬底结构，其特征在于所述第二区域的宽度范围为10纳米至90微米。
全文摘要
本发明提供一种混合共平面衬底结构及其制备方法，所述混合共平面衬底结构包括硅衬底及形成与所述硅衬底上的若干第一区域和若干第二区域，所述第一区域与第二区域间隔排列，并通过隔离墙隔离，所述隔离墙底部到达所述硅衬底表面或所述硅衬底内；所述第一区域包括锗硅缓冲层及位于其上的应变硅层或弛豫的锗层；所述第二区域的材料为锗或III-V族化合物。本发明利用SiGe缓冲层技术、刻蚀工艺以及图形衬底外延等技术制备低缺陷密度、高晶体质量的锗、III-V族材料或者应变硅混合共平面的衬底结构，能同时提升不同类型MOS(PMOS或NMOS)器件的性能，在光电集成领域也有广泛的应用前景。
文档编号H01L21/02GK103021815SQ201210575658
公开日2013年4月3日 申请日期2012年12月26日 优先权日2012年12月26日
发明者狄增峰, 母志强, 薛忠营, 陈达, 张苗, 王曦 申请人:中国科学院上海微系统与信息技术研究所