用于制造光电子半导体芯片的方法和光电子半导体芯片的制作方法

用于制造光电子半导体芯片的方法和光电子半导体芯片的制作方法
【专利摘要】在方法的至少一个实施形式中，所述方法设立为用于制造光电子半导体芯片（10）、尤其是发光二极管。所述方法包括下述步骤：提供生长衬底（1）；借助于溅镀在生长衬底（1）上生成III族氮化物成核层（3）；以及在成核层（3）上或在成核层（3）上方生长具有有源层（2a）的III族氮化物半导体层序列（2），其中生长衬底（1）的材料与成核层（3）的和/或半导体层序列（2）的材料不同。
【专利说明】用于制造光电子半导体芯片的方法和光电子半导体芯片
【技术领域】
[0001]提出一种用于制造光电子半导体芯片的方法以及一种光电子半导体芯片。

【发明内容】

[0002]待实现的目的在于，提出一种用于有效地制造光电子半导体芯片的方法。
[0003]根据该方法的至少一个实施形式，所述方法包括在生长衬底上方生成III族氮化物成核层的步骤。借助于溅镀实现成核层的生成。因此，成核层不经由气相外延如金属有机气相外延生成，英文是 Metal Organic Chemical Vapor Phase Epitaxy,简称 MOVPE。
[0004]根据该方法的至少一个实施形式，在成核层上方生长具有有源层的III族氮化物半导体层序列。半导体层序列的有源层设立为在半导体芯片运行时用于产生电磁辐射、尤其是在紫外的或可见的光谱范围中的电磁辐射。特别地，所产生的辐射的波长在430nm和680nm之间，其中包含边界值。有源层优选包括一个或多个pn结或者一个或多个量子阱结构。
[0005]半导体材料优选是氮化物化合物半导体材料如AlJn^Ga具其中O < η≤1，O≤m≤I并且n+m≤I。在此，半导体层序列能够具有掺杂物以及附加的组成部分。然而，为了简单性，仅给出半导体层序列的晶格的主要组成部分，即Al、Ga、In以及N，即使这些主要组成部分能够部分地由少量的其他物质替代和/或补充时也如此。
[0006]根据该方法的至少一个实施形式，适用的是：0 < η < O. 3和/或O. 35 < m < O. 95和/或0〈l-n，m < O. 5。所提及的用于η和m的值域优选适用于半导体层序列的所有子层，其中不包括掺杂物。然而在此可能的是，半导体层序列具有一个或多个中间层，对于所述中间层，不同于所提及的用于n、m的值并且替代其适用的是：0. 75≤η≤I或O. 80≤η≤I。
[0007]根据该方法的至少一个实施形式，所述方法包含提供生长衬底的步骤。生长衬底基于不同于成核层的和/或半导体层序列的材料的材料体系。换言之，生长衬底是所谓的异质衬底。例如，生长衬底是硅衬底、具有r面或c面作为生长面的蓝宝石衬底、锗衬底、砷化镓衬底、钥衬底、碳化硅衬底或由金属合金构成的衬底。特别地，生长衬底的热膨胀系数与待生长的半导体层序列的热膨胀系数相差至多50%或至多20%。
[0008]在方法的至少一个实施形式中，所述方法设立为用于制造光电子半导体芯片、尤其是发光二极管。所述方法至少包括下述优选以给出的顺序的步骤，:
[0009]-提供生长衬底；
[0010]-借助于溅镀在生长衬底上生成III族氮化物成核层；以及
[0011]-在成核层上或其上方生长具有有源层的III族氮化物半导体层序列。
[0012]在此，生长衬底的材料不同于成核层的和/或半导体层序列的材料。
[0013]与MOVPE相比，借助于溅镀能够相对成本低地并且以相对高的生长速度生成厚的层。因此，在几分钟之内例如能够沉积例如由AlN构成的直至I μ m的厚的层。
[0014]此外，能够通过借助于溅镀来生成成核层来缩短和/或简化随后的MOVPE过程。尤其可能的是，弃用附加的成核步骤。成核层优选直接在生长衬底上生成。[0015]此外可能的是，通过溅镀成核层来减少铝在用于生成半导体层序列的MOVPE工艺中的使用。由于MOVPE工艺中高的温度通常将石墨座用作为衬底座。石墨座在MOVPE中能够被薄的、近于白色的含铝的和/或含镓的层涂盖，由此石墨座的热放射特性和加热特性改变。通过借助于溅镀在气相外延反应器外部生成成核层，明显减少了以铝和/或镓来涂盖石墨座并且能够简单地设置用于紧随其后的MOVPE工艺的参数。
[0016]根据该方法的至少一个实施形式，在溅镀成核层时添加氧。氧在尤其基于氮化铝的成核层中的重量份额优选为至少O. 1%或至少O. 2%或至少O. 5%。此外，氧在成核层中的重量份额优选为至多10%或至多5%或至多I. 5%。也在文献DE10034263B4中提出将氧引入成核层中，其公开内容通过参引并入本文。
[0017]根据该方法的一个实施形式，成核层中的氧份额沿远离生长衬底的方向单调地或严格单调地变小。特别地，在具有在IOnm和30nm之间且包含边界值的厚度的薄层中，最高的氧浓度直接位于生长衬底处。沿远离生长衬底的方向，氧含量能够阶梯状地或线性地减少。
[0018]根据该方法的至少一个实施形式,生长具有至少IOnm或至少30nm或至少50nm的厚度的成核层。替选地或附加地，成核层的厚度为至多IOOOnm或至多200nm或至多150nm。特别地，成核层的厚度为大约lOOnm。
[0019]根据该方法的至少一个实施形式，通过激光剥离法进行生长衬底的去除。替选地或附加地，可能的是，在去除生长衬底时使用湿化学蚀刻。
[0020]根据该方法的至少一个实施形式，生长衬底和成核层对于在剥离法中使用的激光辐射是能穿透的。因此，换言之，生长衬底的和成核层的材料不吸收或不显著地吸收所使用的激光福射。
[0021]根据该方法的至少一个实施形式，通过激光辐射在成核层和半导体层序列之间的边界层上或在成核层和生长层之间的边界面上发生材料分解。因此，造成半导体层序列从生长衬底处剥离的材料分解优选不在紧邻生长衬底处发生。
[0022]根据该方法的至少一个实施形式，在成核层和生长衬底之间生成牺牲层。牺牲层优选不仅与生长衬底而且与成核层直接接触。牺牲层能够例如借助于原子层沉积来生成，英语是Atomic Layer Deposition或简称ALD,或借助于气相沉积或借助于派镀来生成。
[0023]根据牺牲层的至少一个实施形式，所述牺牲层由能够湿化学地分解的材料形成，其中在湿化学的分解中，生长衬底和半导体层序列和/或生长层不随着分解或不显著地随着分解。例如，牺牲层包括氧化铝如Al2O3或由其构成。牺牲层的厚度例如位于50nm和200nm之间，其中包含边界值。
[0024]根据该方法的至少一个实时形式，生长衬底、尤其是在朝向半导体层序列的一侧上不被损坏或不显著地被损坏。特别地，生长衬底的这一侧的表面性质保持不变或尽量保持不变。因此，在生长衬底剥离时，优选仅半导体层序列的一部分和/或生长层的或牺牲层的一部分被损坏。
[0025]根据该方法的至少一个实施形式，生长层直接施加在成核层上。因此，换言之，取消夹层，所述夹层例如由具有沿远离生长衬底的方向下降的铝含量的AlGaN形成。生长层优选是掺杂的GaN层或者也可以是未掺杂的GaN层。生长层的厚度尤其位于50nm和300nm之间，其中包含边界值。生长层优选通过溅镀或通过MOVPE生成。[0026]根据该方法的至少一个实施形式，尤其是将掩膜层直接施加到生长层上。掩膜层例如由氮化硅、氧化硅、氮氧化硅或由氮化硼或氧化镁形成。掩膜层的厚度优选为至多2nm或至多Inm或至多0.5nm。特别地，生成具有如下厚度的掩膜层，所述厚度平均为一个或两个单层。掩膜层能够通过溅镀或通过MOVPE生成。
[0027]根据该方法的至少一个实施形式，掩膜层以至少20%或至少50%或至少55%的覆盖度施加到位于其下的层上。优选地，覆盖度为至多90%或至多80%或至多70%。因此，换言之，生长衬底和/或生长层在俯视图中看来由掩膜层的材料覆盖至所提到的份额。因此也就是说生长层局部地露出。
[0028]根据该方法的至少一个实施形式，与成核层一样，生长层以及掩膜层同样通过溅镀来生成。成核层和生长层以及掩膜层的生成能够在相同的溅镀沉积设备中实现。
[0029]根据该方法的至少一个实施形式，尤其是直接在掩膜层上以及在局部露出的生长层上生长聚结层，例如借助于气相外延。聚结层优选基于未掺杂的或基本上未掺杂的GaN。聚结层在局部露出的生长层上进而在掩膜层的开口中生长。聚结层以掩膜层中的所述开口为出发点，共生为封闭的、相对缺陷少的层。
[0030]根据该方法的至少一个实施形式，生长具有至少300nm或至少400nm的厚度的聚结层。替选地或附加地，厚度为至多3μπι或至多I. 2μπι。
[0031]根据该方法的至少一个实施形式，在聚结层上，尤其以直接的物质接触的方式生长中间层。中间层优选是AlGaN层，所述AlGaN层具有在5%和15%之间、或在75%和100%之间且包含边界值的铝含量。中间层的厚度优选位于5nm和50nm之间、尤其位于IOnm和20nm之间、或者位于30nm和IOOnm之间、或者位于IOnm和200nm之间，其中包含边界值。中间层能够是掺杂的。
[0032]根据该方法的至少一个实施形式，生长多个中间层，其中中间层分别能够在制造公差的范围中相同地构成。在两个相邻的中间层之间优选存在各一个GaN层，所述GaN层能够是掺杂的或未掺杂的。此外，GaN层优选与两个相邻的中间层直接接触。因此，GaN层的厚度优选为至少20nm或至少50nm或至少500nm，并且替选地或附加地，能够为至多3000nm或至多2000nm或至多lOOOnm。
[0033]根据该方法的至少一个实施形式，在中间层上或在所述中间层的距生长衬底最远的一个上生长具有有源层的半导体层序列。半导体层序列优选与中间层直接接触并且基于AlInGaN或基于InGaN。半导体层序列的邻接于中间层的层优选是η型掺杂的。η型掺杂例如借助于硅和/或借助于锗实现。
[0034]根据该方法的至少一个实施形式，在溅镀成核层和/或生长层和/或掩膜层时存在位于550°C和900°C之间且包含边界值的温度。在溅镀时此外存在尤其是在10_3mbar和I X 10_2mbar之间且包含边界值的压强。
[0035]根据该方法的至少一个实施形式，在溅镀成核层或其他通过溅镀生成的层时，生长率为至少O. 03nm/s和/或至多O. 5nm/s。优选在具有氩气和氮气的环境下执行溅镀。氩气与氮气的比例优选为1:2，具有至多15%或至多10%的公差。
[0036]根据该方法的至少一个实施形式，在半导体层序列的与生长衬底相对置的一侧上安置载体衬底。在半导体层序列和载体衬底之间能够存在其他层，尤其是镜面层、电接触层和/或连接介质层如焊料。载体衬底例如是由陶瓷或由半导体材料如锗或由金属如钥构成的载体。载体衬底能够包括电导线。
[0037]根据该方法的至少一个实施形式，成核层在溅镀沉积设备中生成并且半导体层序列在与所述溅镀沉积设备不同的气相外延反应器中生长。尤其优选溅镀沉积设备不具有镓和/或不具有石墨。
[0038]除此之外提出一种光电子半导体芯片。所述光电子半导体芯片能够借助于如在一个或多个上述实施形式中给出的方法来制造。因此，所述方法的特征对于光电子半导体芯片也是公开的并且反之亦然。
[0039]在光电子半导体芯片的至少一个实施形式中，所述光电子半导体芯片具有半导体层序列，所述半导体层序列具有设置为用于产生辐射的有源层。半导体层序列还包括至少一个η型掺杂的层和至少一个P型掺杂的层，其中所述掺杂的层优选直接邻接于有源层。半导体层序列基于AlInGaN或InGaN。
[0040]半导体芯片包括在半导体层序列的P侧上的载体衬底。在半导体层序列的η型掺杂的层的背离载体衬底的一侧上存在中间层，所述中间层基于AlGaN并且具有高的铝含量以及以在5nm和50nm之间且包含边界值的厚度生长。能够形成多个中间层，在所述中间层之间存在氮化镓层。
[0041 ] 在中间层或所述中间层中的一个的背离载体衬底的一侧上存在由掺杂的或未掺杂的GaN构成的聚结层，所述聚结层具有在300nm和I. 5 μ m之间且包含边界值的厚度。此夕卜，半导体芯片设置有粗糙部，所述粗糙部从聚结层伸展直至到半导体层序列的η型掺杂的层上或层中。半导体层序列的辐射出射面部分地由聚结层形成。中间层或所述中间层中的至少一个通过粗糙部局部地露出。
【专利附图】

【附图说明】
[0042]随后，参照附图借助于实施例详细地阐述这里描述的方法以及这里描述的半导体芯片。在此，相同的附图标记表示在各个附图中的相同的元件。然而，在此不示出合乎比例的关系，更确切地说，为了更好的理解能够夸大地示出个别元件。
[0043]附图示出：
[0044]图1、2和7示出用于制造在这里所描述的光电子半导体芯片的在这里所描述的方法的实施例的示意图，以及
[0045]图3至6和8示出在这里所描述的光电子半导体芯片的实施例的示意剖面图。【具体实施方式】
[0046]在图I中示意地图解说明用于制造光电子半导体芯片10的方法。根据图IA提供在溅镀沉积设备A中的生长衬底I。生长衬底I例如是蓝宝石衬底。在根据图IB的方法步骤中，在溅镀沉积设备A中将成核层3溅镀到生长衬底I上。成核层3是AlN层，对所述AlN层优选添加氧。
[0047]在溅镀成核层3时温度例如为大约760°C。溅镀沉积设备A中的压力尤其为大约5X 10_2mbar，其中存在氩气-氮气环境。在溅镀成核层3时沉积率为大约O. 15nm/s。溅镀功率能够在O. 5kW和I. 5kW之间，其中包含边界值，尤其为大约O. 5kW。以大约IOOnm的厚度生成成核层3。溅镀沉积设备A不具有镓。卜。这尤其能够通过成核层3的相对大的厚层3来实现。:衬底1去除。所述去除能够经由湿化学蚀的材料并且不侵蚀或不显著侵蚀生长衬底
损，所以能够避免所谓的回收工艺，在所述I复。在这样的磨光中，生长衬底失去大约？质量的且昂贵的生长衬底1能够受保护地艺。
注行。为了简化的描述，在附图中未示出其附加的功能层。
& 1的替选的方法步骤。根据图2八，与根据之间制成有由八1203构成的牺牲层31。
七生长衬底1能够与半导体层序列2分离，3/或成核层3保持不被破坏或尽量不被破I要耗费的修复步骤。[0060]沿远离生长衬底1的方向掩膜层6直接跟随着生长层8。掩膜层6覆盖生长层8优选至大约60%或大约70%。生长层8例如由少数单层氮化硅构成。
[0061]在掩膜层6的开口中，由掺杂的或未掺杂的构成的聚结层7在生长层8上生长。沿远离生长衬底1的方向，聚结层7共生成连续的层。聚结层7的厚度例如在0.500和1.0 9 III之间，其中包含边界值。
[0062]中间层9直接跟随着聚结层7。优选地，中间层9是八层，所述八层具有大约10%的铝含量并且具有大约3011111或大约6011111的厚度。可选地也能够弃用中间层9。
[0063]半导体层序列2的邻接于有源层23的型掺杂的层26跟随着中间层9。在有源层23的背离生长衬底1的一侧上存在至少一个]3型掺杂的层2(3。半导体层序列2的层23、21^,20优选基于1成抓。II型掺杂的层26的掺杂物浓度能够在5 X川18/。!!!—3和1 X 1027挪3之间或者在IX川19/^!!!—3或^父川19/^!!!—3之间，其中包含边界值。II型掺杂的层％的掺杂优选借助于锗和/或硅实现。？型掺杂的层2。优选掺杂有镁。[0064]II型掺杂的层北的厚度0例如在1.0 9 III和4 9 III之间，尤其在1.59111^2.59111之间，其中包含边界值。在II型掺杂的层213的距中间层9最近的区域中，其中所述区域优选具有在10011111和50011111之间且包含边界值的厚度，掺杂物浓度可选地降低并且在所述区域中例如在5\1017八111—3和1\1019八111—3之间，其中包含边界值，尤其为大约1\1018八111—3。所述较低地掺杂的区域未在附图中示出。
[0065]在根据图4的半导体芯片10的实施例中，生长衬底1以及成核层3和夹层4被去除，如这结合附图3也是可能的。在半导体层序列2的？型侧上安置有第一接触层123。经由第一接触层121半导体层序列2与载体衬底11连接。载体衬底11的厚度优选在50 ^ 111和1111111之间，其中包含边界值。
[0066]在半导体层序列2的背离载体衬底11的一侧上产生粗糙部13。粗糙部13伸展直至半导体层序列2的型掺杂的层213上或直至其中。因此，通过粗糙部，II型掺杂的层26以及中间层9局部地露出。尤其优选由于粗糙部13而完全地去除掩膜层6。
[0067]可选地，在背离载体衬底的一侧上安置有其他接触层121经由所述接触层半导体芯片10是能电接触的并且是能通电的，例如借助于接合线。其他可选的层如镜面层或连接介质层在附图中未示出。
[0068]半导体芯片10的另一实施例在图5中可见。根据图5的半导体芯片10具有两个中间层9，在所述中间层之间存在&^层5。不同于在图5中所示出的，也能够存在多于两个的中间层9，所述中间层分别彼此相同地或彼此不同地构造。
[0069]粗糙部13伸展穿过两个中间层5直至!1型掺杂的层26中。不同于所示出的，可能的是，中间层9中的一个不碰到粗糙部。此外可能的是，距有源层23最近的中间层9构成为用于产生粗糙部13的蚀刻阻挡层。
[0070]在图6中示出半导体芯片10的另一实施例。半导体层序列2经由例如是焊料的连接介质18固定在载体衬底11上。半导体层序列2的朝向载体衬底11的一侧经由第一电连接层14并且经由载体衬底11电接触。
[0071]此外，半导体层序列2的背离载体衬底11的一侧经由第二电连接层16接触。第二连接层16穿过有源层并且从载体衬底11来看，横向地在半导体层序列2旁引导。例如，第二连接层16能够横向地在半导体层序列2旁与接合线连接，所述接合线未示出。[0072]粗糙部13不伸展直至第二连接层16上。此外，连接层16、14通过例如由氧化硅或氮化硅构成的分离层15彼此电绝缘。在图6中未示出中间层以及聚结层。因此，半导体芯片10能够与在文献…2010/017113541中所给出的类似地构成，所述文献的公开内容通过参引并入本文。
[0073]在图7中示出用于制造例如在图3中图解说明的半导体芯片10的第一方法步骤。根据图7八，直接在生长衬底1上生成成核层3。根据图78，生长层8直接生长到成核层3上。将掩膜层6局部地安置到能够具有大约所有这些层能够借助于溅镀来施加。
[0074]在生长层8中，的缺陷密度能够在大约3父從挪2的范围中。通过聚结层7与掩膜层6相结合，半导体层序列2中的缺陷密度、尤其是II型掺杂的层213中的缺陷密度能够降低大约一个数量级。
[0075]在图70中图解说明，聚结层7如何以掩膜层6中的开口为出发点。掩膜层6的覆盖度例如为大约70%。在图70中示意性地图解说明在还未完全共生的状态中的聚结层7。共生的聚结层7的厚度能够为大约1.2 ^ I在图7中未示出其他的方法步骤。
[0076]方法步骤7八至7(:优选在相同的溅镀沉积设备中进行，在图7中未示出。从根据图70的方法步骤起，优选 应用10乂？2。
[0077]半导体芯片10的另一实施例在图8中示出。半导体芯片10优选借助于如图1和7中图解说明的方法来制造。电接触结构如导线或接合线未在图8中示出。
[0078]在载体衬底11上存在具有？型掺杂的层2匕有源层23和II型掺杂的层26的半导体层序列2。优选在有源层23和1)型掺杂的层1之间存在电子势垒层2山如也在所有其他实施例中那样。
[0079]I！型掺杂的层26例如具有在100鹽和300鹽之间、尤其是大约200鹽且包含边界值的厚度。II型掺杂的层此的掺杂物浓度优选低于1\10180！11—3。第二中间层％连接于!1型掺杂的层26，沿远离载体衬底11的方向跟随有第二&^层56、第一中间层如和第一&^
5已。
[0080]第一中间层如优选具有在1511111和5011111之间、例如大约3011111的厚度，其中包括边界层。第二中间层％的厚度更大且尤其位于25=0和100！！！！！之间且包含边界值的、例如大约为6011111。两个中间层如、％由八形成，所述八具有优选5%至15%且包含边界值的八1含量。这样的可选的中间层如、％和同样可选的层5^513也能够存在于所有其他的实施例中。
[0081]粗糙部13能够局部地伸展直至第一中间层如上，但是优选不穿过第二中间层93以及更靠近载体衬底11的层。不同于所示出的，粗糙部13也能够不伸展直至中间层93上。
[0082]第二层56优选具有在0.5 9 III和2 9 III之间、或者在0.8 9 111和1.2 9 III之间且包含边界值的、例如为大约1 0 III的厚度。第二层紐的掺杂物浓度优选为至少IX 1019挪—3。第一 6抓层5已具有尤其是至多4 9 III或至多3 9 III和/或至少1 9 III或至少2 9 III的最大厚度。
[0083]第一层53例如在具有大约1.2 ^ III的厚度的聚结层7上生长，参见图70。根据图8，在安置载体衬底11之后，从半导体芯片10去除在图7中图解说明的层1、3、8、6、7。
[0084]本发明不受限于借助于实施例进行的描述。更确切地说，本发明包括每个新的特征以及特征的任意组合，这尤其包含权利要求中的特征的任意组合，即使所述特征或所述组合本身并未明确地在权利要求中或实施例中给出时也如此。
[0085]本专利申请要求德国专利申请102011114671.0的优先权，其公开内容通过参引并入本文。
【权利要求】
1.一种用于制造光电子半导体芯片（10)的方法，具有下述步骤： -提供生长衬底（I)； -借助于溅镀在所述生长衬底（I)上生成III族氮化物成核层（3)，其中所述生长衬底(O的材料不同于所述成核层（3)的材料；以及 -在所述成核层（3)上生长具有有源层（2a)的III族氮化物半导体层序列（2)。
2.根据上一项权利要求所述的方法， 其中在所述成核层（3)和所述生长衬底（I)之间生成牺牲层（31)，其中所述牺牲层(31)包括氧化铝并且所述牺牲层（31)在所述生长衬底（I)与所述半导体层序列（2)分离时至少部分地湿化学地分解。
3.根据上一项权利要求所述的方法， 其中所述生长衬底（I)在从所述半导体层序列（2)剥离时在朝向所述半导体层序列(2)的一侧上没有受到损坏。
4.根据上述权利要求中任一项所述的方法， 其中所述成核层（3)具有在IOnm和1000nm之间、尤其是在50nm和200nm之间且包含边界值的厚度，其中所述成核层（3)基于AlN并且直接施加到所述生长衬底（I)上。
5.根据上述权利要求中任一项所述的方法， 其中将载体衬底（11)安置到所述半导体层序列（2)的背离所述生长衬底（I)的一侧上，并且随后借助于激光剥离法去除所述生长衬底（I )。
6.根据上一项权利要求所述的方法， 其中所述生长衬底（I)和所述成核层（3)对于在所述剥离法中所使用的激光辐射是能穿透的， 其中通过所述激光辐射在所述成核层（3)和所述半导体层序列（2)和/或生长层（8)之间的边界层上进行材料分解。
7.根据上述权利要求中任一项所述的方法， 其中对所述成核层（3)添加氧，其中氧的重量份额在O. 1%和10%之间，其中包含边界值。
8.根据上一项权利要求所述的方法， 其中所述成核层（3)中的氧份额沿远离所述生长衬底（I)的方向单调地减少。
9.根据上述权利要求中任一项所述的方法， 其中借助于溅镀或借助于气相外延直接在所述成核层（3)上施加所述生长层（8)， 其中所述生长层（8)基于GaN。
10.根据上述权利要求中任一项所述的方法， 其中直接彼此相继地并且以给出的顺序在所述生长层（8)上生成下述层： -掩膜层（6),基于氮化娃、氧化娃或氧化镁,其中所述掩膜层（6)以在50%和90%之间且包含边界值的覆盖度来覆盖所述生长层（8)； -聚结层（7),基于GaN ； -由AlGaN构成的一个或多个中间层（9)，其中在多个中间层（9)的情况下，在两个相邻的中间层（9 )之间各生长一个GaN层，以及 -所述半导体层序列（2a，2b，2c)，基于AlInGaN或基于InGaN。
11.根据上述权利要求中任一项所述的方法， 其中在550°C和900°C之间的温度下并且在IX KT3Hibar和IX l(T2mbar之间且包含边界值的压强下执行溅镀。
12.根据上述权利要求中任一项所述的方法， 其中在溅镀时将生长率设定为在0.03nm/s和O. 5nm/s之间，其中包含边界值，其中在具有Ar和N2的环境下执行溅镀，并且Ar与N2的比例为I比2，具有至多15%的公差。
13.根据上述权利要求中任一项所述的方法， 其中在溅镀沉积设备（A)中生成所述成核层（3)，并且在与所述溅镀沉积设备不同的气相外延反应器（B)中生长所述半导体层序列（2)， 其中所述溅镀沉积设备（A)不具有镓。
14.一种具有半导体层序列（2)的光电子半导体芯片（10)，所述半导体层序列具有设置为用于产生辐射的有源层（2a)并且具有至少一个η型掺杂的层（2b)， 其中 -所述η型掺杂的层（2b)邻接于所述有源层（2a)； -所述半导体层序列（2)基于AlInGaN或基于InGaN ； -在所述η型掺杂的层（2b)的背离载体衬底（11)的一侧上生长由AlGaN构成的一个或多个中间层（9)，所述中间层分别具有在25nm和200nm之间且包含边界值的厚度； -在所述中间层（9)或所述中间层（9)中的一个的背离所述载体衬底（11)的一侧上形成由掺杂的或未掺杂的GaN构成的聚结层（7)，所述聚结层具有在300nm和I. 2 μ m之间且包含边界值的厚度， -粗糙部（13)从所述聚结层（7)起伸展直至所述η型掺杂的层（2b)上或所述η型掺杂的层（2b)中， -所述半导体层堆（2)的辐射出射面部分地由所述聚结层（7)形成， -所述中间层（9)局部地露出，以及 -所述半导体芯片（10)借助于根据上述权利要求中任一项所述的方法制造。
【文档编号】H01L33/22GK103843161SQ201280048248
【公开日】2014年6月4日 申请日期:2012年8月23日 优先权日:2011年9月30日
【发明者】约阿希姆·赫特功, 卡尔·恩格尔, 贝特霍尔德·哈恩, 安德烈亚斯·魏玛 申请人:欧司朗光电半导体有限公司