半导体器件和半导体器件的制作方法与流程

本发明涉及半导体制作领域，尤其涉及一种半导体器件和半导体器件的制作方法。

背景技术：
电可编程熔丝E-fuse（Electricallyprogrammablefuse），通常又被称为多晶硅熔丝，它是位于两个电极之间很短的一段最小宽度的多晶硅，如图1所示。包括两个电极10和30，以及电极之间的熔丝20。更多E-fuse相关的信息可参考公开号为CN101300677A的中国专利申请。与传统的熔丝相比，电可编程熔丝是基于电迁移（EM）原理来进行编译的。电迁移（EM）为在较高的电流密度的作用下，相关原子将会沿着电子运动方向进行迁移，形成空洞，最终断路的现象。利用电迁移特性的电可编程熔丝可以形成比其它熔丝结构小得多的熔丝结构。并且不论是在晶圆探测阶段还是在封装中，电可编程熔丝都可以在芯片上进行编程。多晶硅电可编程熔丝一般是制作在浅槽隔离上，其底层为氧化硅绝缘层，其表面为氮化硅的覆盖保护。在熔丝熔断时，其对于周围的介质层具有破坏作用，并且其破坏作用的具体情况是不能被控制的。

技术实现要素：
本发明解决的问题是多晶硅电可编程熔丝在熔断时对周围的介质层具有不可被控制的破坏作用。为解决上述问题，本发明的技术方案一种半导体器件，包括由两个电极部和位于两电极部之间的熔丝部组成的电可编程熔丝结构，所述熔丝部具有至少一个台阶部。可选的，所述电可编程熔丝结构形成在半导体衬底上，所述半导体衬底中包括至少两个相互分离的浅沟槽隔离结构；所述半导体衬底表面形成有绝缘层，其中，位于浅沟槽隔离结构之间的所述绝缘层的表面低于所述浅沟槽隔离结构的表面；所述两个电极部分别位于两个浅沟槽隔离结构之上，所述熔丝部位于所述两个浅沟槽隔离结构之间的绝缘层上且与两电极部互相连接。可选的，所述绝缘层为垫氧化层。可选的，所述电可编程熔丝结构的周围具有侧墙。可选的，所述电可编程熔丝结构由多晶硅层构成。本发明的技术方案还提供了一种半导体器件的制作方法，包括：提供半导体衬底；在所述半导体衬底中形成分离开来的至少两个浅沟槽隔离结构，所述浅沟槽隔离结构的表面高于所述半导体衬底的表面；在所述浅沟槽隔离结构上及浅沟槽隔离结构之间的所述半导体衬底上形成多晶硅层；利用光刻形成光刻胶掩模，利用所述光刻胶掩模刻蚀所述多晶硅层，使得所述多晶硅层形成电可编程熔丝结构。可选的，刻蚀所述多晶硅层使之形成电可编程熔丝结构之后，还包括在所述电可编程熔丝结构两侧形成侧墙的步骤。可选的，在所述半导体衬底上形成分离开来的至少两个浅沟槽隔离结构的工艺包括：在所述半导体衬底上形成垫氧化层；在所述垫氧化层上形成氮化硅层；利用光刻和刻蚀工艺，在所述氮化硅层、垫氧化层和半导体衬底中形成至少两个互相分离开的隔离沟槽；沉积氧化硅层，使之填满所述隔离沟槽并高于所述氮化硅层；化学机械研磨所述氧化硅层直至露出所述氮化硅层；去除氮化硅层，则形成好所述浅沟槽隔离结构，所述浅沟槽隔离结构的表面高于所述垫氧化层的表面。本发明的技术方案另提供了一种半导体器件的制作方法，包括：提供半导体衬底，所述半导体衬底包括熔丝区和晶体管区；在所述半导体衬底上形成垫氧化层；在所述氧化硅层上形成氮化硅层；利用光刻和刻蚀工艺在所述氮化硅层、氧化硅层和半导体衬底上形成隔离沟槽，其中，在所述熔丝区中包括至少两个互相分离开的隔离沟槽；形成氧化硅层，使之填满所述隔离沟槽并高于所述氮化硅层；化学机械研磨所述氧化硅层直至露出所述氮化硅层；去除氮化硅层；沉积多晶硅层；利用光刻和刻蚀工艺刻蚀所述多晶硅层，以在所述熔丝区的两隔离沟槽上和两隔离沟槽之间形成电可编程熔丝结构，在所述晶体管区形成栅极结构。可选的，形成好电可编程熔丝结构以及所述栅极结构之后，还包括在所述电可编程熔丝结构和所述栅极结构的两侧形成侧墙的步骤。与现有技术相比，本发明具有以下优点：本发明的技术方案提供的半导体器件中的E-fuse结构包括两个电极部和位于两电极部之间的熔丝部组成的电可编程熔丝结构，其中，所述熔丝部具有至少一个台阶部。这个台阶部的设置使得熔丝的熔断更容易发生在台阶处，使得熔丝被熔断的位置能够被控制，有利于控制住熔丝熔断时对周围的破坏作用。在本发明的技术方案提供的一种所述E-fuse结构的实施方式中，所述E-fuse结构由形成在半导体衬底中的两相分离的浅沟槽隔离结构之上和之间的多晶硅层构成，所述半导体衬底表面还具有绝缘层。所述E-fuse的阳极部和阴极部分别形成在两浅沟槽隔离结构上，所述熔丝部至少部分形成在两浅沟槽隔离结构之间的半导体衬底上的绝缘层上。由于所述浅沟槽隔离结构与所述半导体衬底表面的绝缘层的高度差，所述熔丝部的台阶部由所述高度差自然构成。并且，在这样的结构中，所述熔丝部的熔断一定发生在浅沟槽隔离结构之间，这样所述熔丝部被熔断时候的破坏作用可以由所述浅沟槽隔离结构被限制住而不扩散到更大的范围。在本发明的技术方案的提供的所述E-fuse结构的可选方案中，所述熔丝部的两侧的半导体衬底中也可以分别形成有浅沟槽隔离结构，这样可以进一步将所述熔丝部被熔断的破坏效果限制在所述熔丝部四周的浅沟槽隔离结构限定的区域之间。本发明的技术方案还提供了一种包括前述E-fuse结构的半导体器件的制作方法，所述制作方法结合CMOS制作工艺。附图说明图1为现有技术中的一种电可编程熔丝E-fuse结构的示意图；图2至图5为本发明的实施例中提供一种E-fuse结构的示意图；图6至图9为本发明的实施例中提供的E-fuse结构的制作方法的示意图；图10至图17为本发明的实施例中的提供结合E-fuse结构以及CMOS制作工艺的半导体器件的制作方法的示意图。具体实施方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。本发明的技术方案提供一种E-fuse结构的实施情况中为图2所示，具体的图2为E-fuse结构的侧面的剖视图，其具有两个电极部，分别为阳极10和阴极30。其中，在本发明的技术方案中，所述阳极10和阴极30的对应的形状并不受图1中所示形状的具体的局限，只要满足所述熔丝部20为整个E-fuse结构中宽度最小的部分即可。如图2中所示，所述熔丝部20上还具有至少一个台阶部4，所述台阶部4使得熔丝部20在垂直平面上有高度的变化，使得流过的电流在台阶部4附近有较大的方向变化。而理论上在电流变化最剧烈的地方会产生最大的热分布差，在整个熔丝部20中，其它情况不变的条件下，台阶部4处会成为熔丝最容易烧断的地方，使得所述熔断的位置被限制在台阶部4处或者附近。具体的，一种实现所述台阶部4的半导体器件如图3至图6所示。具体的，如图3所示，其包括基底（未图示），形成在基底表面的氧化层120，形成在基底和氧化层120中的浅沟槽隔离结构和形成在浅沟槽隔离结构之间的绝缘层120上的多晶硅层130。在本实施例中，所述绝缘层120为氧化层。另外，所述多晶硅层130还具有位于浅沟槽隔离结构上方的一部分，所述浅沟槽隔离结构环绕出有源区9。为了便于说明，在图中，所述浅沟槽隔离结构划分为围绕所述熔丝部20的四周的四个浅沟槽隔离结构51、52、53和54，所述多晶硅层130构成本实施方式中的E-fuse结构。所述E-fuse结构包括阳极10和阴极30，以及位于阳极10和阴极30之间的熔丝部20。所述四个浅沟槽隔离结构51、52、53和54使得所述熔丝部20被熔断时的破坏效果限定四个浅沟槽隔离结构51、52、53和54所围绕出来的区域9内。另外，在图3中，所述阳极10和阴极30分别形成在所述浅沟槽隔离结构51和52上，所述阳极10和熔丝部20的分界处以及所述阴极30和熔丝部20的分界处还分别处于所述浅沟槽隔离结构51和52上，即有如图2中所述台阶部4处于所述熔丝部20中。在其它的实施情况中，也可以有所述阳极10和阴极30分别形成在互相分离开的浅沟槽隔离结构51和52上，所述阳极10和熔丝部20的分界处以及所述阴极30和熔丝部20的分界处处于所述浅沟槽隔离结构51或52的上，即有如图2中所述台阶部4正好处于阳极10和阴极30与所述熔丝部20的交界处的情况。沿着图3中剖面线AA'所示的结构如图4所示，其中包括：基底100，形成在基底100上的氧化层120（绝缘层120），形成在所述氧化层120和所述基底100中的至少两个分离开来的浅沟槽隔离结构51和52，形成在所述浅沟槽隔离结构51和52以及所述绝缘层120的表面的E-fuse结构130，具体的，所述E-fuse结构由多晶硅层130构成。沿着图3中剖面线BB'所示的结构如图5所示，其中包括：基底100，形成在基底100上的氧化层120，形成在所述氧化层120和所述基底100中的至少两个分离开来的浅沟槽隔离结构53和54，形成在所述浅沟槽隔离结构53和54之间的所述绝缘层120表面的E-fuse结构130，具体的，所述E-fuse结构由多晶硅层130构成。优选的，所述熔丝部20的侧面还包括形成有侧墙180，所述侧墙180的作用是保护所述熔丝部并使其与后续形成在所述熔丝部180上的其它材料层绝缘。其中，本实施例中的提供的E-fuse的具体制作工艺如图6至图9所示，具体包括：如图6所示，在硅基底100表面形成垫氧化层120（为前述的氧化层120），在垫氧化层120上形成氮化硅层200。接下来，如图7所示，在所述氮化硅层200、垫氧化层120以及硅基底100中形成两个相分离的浅沟槽隔离结构51和52。所述形成浅沟槽隔离结构51和52的工艺包括：利用光刻和刻蚀工艺，在所述氮化硅层200、垫氧化层120以及硅基底100中形成两个相分离的沟槽；然后，沉积氧化硅，至少填满沟槽，然后利用化学机械研磨工艺磨平所述氧化硅250直至露出氮化硅层200，最后去除氮化硅层200。所述浅沟槽隔离结构51和52和所述垫氧化层120的表面具有由氮化硅层200的厚度去除引起的高度差。接下来，如图8所示，沉积多晶硅层230，所述多晶硅层230覆盖在浅沟槽隔离结构51和52以及所述垫氧化层120上。由于所述浅沟槽隔离结构51和52与垫氧化层120的表面具有高度差，使得所述多晶硅层230在所述浅沟槽隔离结构51和52的边缘处具有台阶部4。接下来，如图9所示，利用光刻和刻蚀工艺，使得所述多晶硅层230具有如图1中所示的E-fuse的图案。本实施例中，所述E-fuse的材质为多晶硅，便于结合CMOS工艺实现所述E-fuse的制作。另外，本发明还提供了另一种结合上述E-fuse结构以及CMOS制作工艺的半导体器件的制作方法，如图10至图17所示，具体的，其包括：如图10所示，提供硅基底100，且在硅基底100表面形成垫氧化层120，在垫氧化层120上形成氮化硅层200。所示硅基底100包括两个不同的区域，在后续工艺中，其中一个区域用于形成E-fuse结构，另一个区域用于形成MOS晶体管。接下来，如图11所示，在所述氮化硅层200、垫氧化层120以及硅基底100中形成多个相分离的浅沟槽隔离结构50，并在所述浅沟槽隔离结构50和垫氧化层上形成多晶硅层230。其中，在形成E-fuse结构的区域和在形成MOS晶体管的区域中都分别至少具有两个互相分离的浅沟槽隔离结构50。所述形成浅沟槽隔离结构50的工艺包括：利用光刻和刻蚀工艺，在所述氮化硅层200、垫氧化层120以及硅基底100中形成多个相分离的沟槽；然后，沉积氧化硅，至少填满所述沟槽，然后利用化学机械研磨工艺磨平所述氧化硅直至露出氮化硅层200，最后去除氮化硅层200。即形成好所述浅沟槽隔离结构50。所述浅沟槽隔离结构50和所述垫氧化层120的表面具有由氮化硅层200的厚度去除引起的高度差。形成好浅沟槽隔离结构50后进行形成多晶硅层230的工艺，具体为：利用沉积工艺在所述浅沟槽隔离结构50和垫氧化层上形成多晶硅230。由于所述浅沟槽隔离结构50与垫氧化层120的表面具有高度差，使得所述多晶硅层230在浅沟槽隔离结构50的边缘处具有台阶部4。接下来，如图12所示，利用光刻和刻蚀工艺，使得所述多晶硅层230具有E-fuse的图案和栅极的图形，以形成E-fuse结构231和栅极结构232。图13为在熔丝部中与图12方向垂直的方向上的剖面图，其中包括多个浅沟槽隔离结构50，和处于两浅沟槽隔离结构50之间的E-fuse结构231的熔丝部和栅极结构232。后续的示图按照图13中的方向示意。接下来，如图14所示，在所述E-fuse结构231的熔丝部和栅极结构232的两侧形成绝缘层侧墙150。在所述E-fuse结构上的绝缘层侧墙150是用于使得保护E-fuse结构。在所述栅极结构232两侧的绝缘层侧墙150的作用是保护栅极结构，并作为后续源漏注入的掩模。接下来，如图15所示，在所述栅极结构232的两侧的垫氧化层120中形成通孔7，暴露出下面的硅基底100，然后进行源漏离子注入以形成MOS晶体管的源漏离子注入区。接下来，如图16所示，在图15所示的半导体器件之上形成一层金属层160，然后退火，使得E-fuse结构231的表面，栅极结构232的表面，以及通孔7暴露出来的源漏离子注入区的表面都形成金属硅化物60。接下来，如图17所示，去除多余的金属层160，其中包括去除在E-fuse结构所在区域的垫氧化层120表面的金层层160。这样使的熔丝部周围尽量没有导电区域（金属层），使熔丝部周围都由绝缘层包裹，减小可能引入的外部噪声。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。