黑电平校正(blc)结构的制作方法
【专利摘要】本文提供了用于形成黑电平校正(BLC)结构的一种或多种技术。在一些实施例中，BLC结构包括第一区域、位于至少一部分第一区域之上的第二区域以及位于至少一部分第二区域之上的第三区域。例如，第一区域包括硅，以及第三区域包括钝化电介质。在一些实施例中，第二区域包括第一子区域、位于第一子区域之上的第二子区域以及位于第二子区域之上的第三子区域。例如，第一子区域包括金属硅化物，第二子区域包括金属以及第三子区域包括金属氧化物。例如，以此方式提供了BLC结构，使得BLC结构的表面齐平，这至少是因为第三区域齐平。
【专利说明】黑电平校正(BLC)结构
【技术领域】
[0001]本发明总的来说涉及半导体领域，更具体地，涉及黑电平校正结构。
【背景技术】
[0002]通常，诸如互补金属氧化物半导体(CMOS)图像传感器(CIS)的图像传感器包括与黑电平校正(BLC)相关联的结构。例如，BLC结构利于CIS基线的确定。然而，这种结构通常与阶梯增加(step up)高度或不均匀厚度相关联，例如至少因为该结构不与CIS的表面齐平。此外，传统BLC结构与厚金属层相关联，由此增加了 BLC结构的阶梯增加高度。此外，阶梯增加高度通常与用于CIS的滤色镜工艺的负面影响相关联。例如，进入CIS的第一部分的光与第一信号相关，并且进入CIS的第二部分的相同光线与不同于第一信号的第二信号相关，这至少因为BLC结构与不均匀厚度相关联。
【发明内容】
[0003]提供本
【发明内容】
来以简化的形式介绍在以下详细描述中进一步描述的许多概念。本
【发明内容】
并不是所要求主题的完整综述、所要求主题的关键因素或必要特征，也不用于限制所要求主题的范围。
[0004]本文提供了用于形成黑电平校正(BLC)结构的一种或多种技术或系统。例如，提供了一种BLC结构以使阶梯增加与BLC结构无关。因此，BLC结构针对滤色镜工艺表现出改善的性能，例如至少因为BLC结构不包括任何阶梯增加高度。此外，作为BLC结构不包括阶梯增加的结果，改善了色率或色差。因此，所提供的BLC结构包括第一区域、第二区域和第三区域。在一些实施例中，第二区域形成在至少一部分第一区域的上方，以及第三区域形成在至少一部分第二区域的上方。此外，第二区域包括第一子区域、第二子区域和第三子区域。在一些实施例中，第一子区域形成在至少一部分第一区域的上方，第二子区域形成在至少一部分第一子区域的上方，以及第三子区域形成在至少一部分第二子区域的上方。例如，第一子区域包括金属硅化物，第二子区域包括金属，以及第三子区域包括金属氧化物。以这种方式，提供了一种BLC结构以使BLC与互补金属氧化物半导体(CMOS)图像传感器(CIS)的表面齐平。此外，例如，BLC的第二子区域包括减小的厚度。
[0005]根据本发明的第一方面，提供了一种黑电平校正(BLC)结构，包括:第一区域，包括硅；第二区域；以及第三区域，包括钝化电介质，至少一部分第三区域位于至少一部分第二区域之上。其中第二区域包括:第一子区域，包括金属硅化物，至少一部分第一子区域位于至少一部分第一区域之上；第二子区域，包括金属，至少一部分第二子区域位于至少一部分第一子区域之上；和第三子区域，包括金属氧化物，至少一部分第三子区域位于至少一部分第二子区域之上。
[0006]优选地，第三子区域被配置为将光反射远离BLC结构。
[0007]优选地，以叠层形式配置第二区域的第一子区域、第二子区域和第三子区域中的至少一个。[0008]优选地，第三子区域的金属氧化物与大于5的介电常数相关。
[0009]优选地，至少一部分第二区域嵌入到第一区域中。
[0010]优选地，至少一部分第一子区域嵌入到第一区域中。
[0011 ] 优选地，至少一部分第二子区域嵌入到第一区域中。
[0012]优选地，至少一部分第三子区域嵌入到第一区域中。
[0013]优选地，至少一部分第三区域位于第一区域上方。
[0014]优选地，至少一部分第三区域围绕第一子区域、第二子区域和第三子区域中的至少一个的侧面。
[0015]根据本发明的第二方面，提供了一种与黑电平校正(BLC)结构相关的图像传感器，包括:基底区域；金属间区域，位于基底区域之上；层间区域，位于金属间区域之上；互连件，位于金属间区域内，互连件位于基底区域和层间区域之间；第一区域，包括硅，第一区域位于层间区域之上；第二区域；以及第三区域，包括钝化电介质，至少一部分第三区域位于至少一部分第二区域之上。其中第二区域包括:第一子区域，包括金属硅化物，至少一部分第一子区域位于至少一部分第一区域之上；第二子区域，包括金属，至少一部分第二子区域位于至少一部分第一子区域之上；和第三子区域，包括金属氧化物，至少一部分第三子区域位于至少一部分第二子区域之上。
[0016]优选地，互连件包括金属。
[0017]优选地，层间区域包括电介质。
[0018]优选地，金属间区域包括电介质。
[0019]优选地，至少一部分第二区域嵌入到第一区域中。
[0020]优选地，至少一部分第一子区域嵌入到第一区域中。
[0021]优选地，至少一部分第二子区域嵌入到第一区域中。
[0022]优选地，至少一部分第三子区域嵌入到第一区域中。
[0023]优选地，至少一部分第三区域位于第一区域上方。
[0024]根据本发明的再一方面，提供了一种黑电平校正(BLC)结构，包括:第一区域，包括硅；第二区域；以及第三区域，包括钝化电介质，至少一部分第三区域位于至少一部分第二区域之上。其中第二区域包括:第一子区域，包括金属硅化物，至少一部分第一子区域嵌入到第一区域中；第二子区域，包括金属，至少一部分第二子区域位于至少一部分第一子区域之上；和第三子区域，包括金属氧化物，至少一部分第三子区域位于至少一部分第二子区域之上。
[0025]以下描述和附图提出了特定示例性的方面和实例。这些表明了在其中应用一个或多个方面的各种方法的一些。当结合附图参考时，根据以下详细描述本发明的其它方面、优点或新特征变得明显。
【专利附图】
【附图说明】
[0026]当参考附图阅读时，根据以下详细描述理解本发明的各方面。应当理解，各图的元件、结构等不一定按比例绘制。因此，例如，为了清楚地讨论，可以任意增大或减小各个部件的尺寸。
[0027]图1是根据一些实施例的用于黑电平校正(BLC)结构的示例性叠层结构的截面图。
[0028]图2是根据一些实施例的示例性黑电平校正(BLC)结构的截面图。
[0029]图3是根据一些实施例的示例性黑电平校正(BLC)结构的截面图。
[0030]图4是根据一些实施例的示例性黑电平校正(BLC)结构的截面图。
[0031]图5是根据一些实施例的示例性黑电平校正(BLC)结构的截面图。
[0032]图6是根据一些实施例的示例性黑电平校正(BLC)结构的截面图。
[0033]图7是根据一些实施例的示例性黑电平校正(BLC)结构的截面图。
[0034]图8是根据一些实施例的示例性黑电平校正(BLC)结构的截面图。
[0035]图9是根据一些实施例的用于形成黑电平校正(BLC)结构的示例性方法的流程图。
[0036]图10是根据一些实施例的与黑电平校正(BLC)结构相关的示例性图像传感器的截面图。
【具体实施方式】
[0037]现在参考附图描述所要求主题，其中，类似参考标号通常用于表示文中类似元件。在以下的描述中，为了说明的目的，为了提供所要求主题的全面理解提出了许多具体描述。然而，很明显的是，在没有这些具体描述的情况下可实施所要求主题。在其它情况下，为了帮助描述所要求主题，以框图形式示出了结构和器件。
[0038]应当理解，本文所使用的“层”是指区域，并且可包括均匀厚度，但不是必须包括均匀厚度。例如，层是诸如包括任意边界的范围的区域。对于另一实例，层是包括至少一部分厚度变化的区域。
[0039]图1是根据一些实施例的用于黑电平校正(BLC)结构的示例性叠层结构100的截面图。例如，黑电平校正(BLC)结构包括图1的叠层结构100。在一些实施例中，叠层结构100包括第一子区域102、第二子区域104和第三子区域106。在一些实施例中，第二子区域104形成在至少一部分第一子区域102上方。此外，第三子区域106形成在至少一部分第二子区域104上方。在一些实施例中，第一子区域102包括金属硅化物，第二子区域104包括金属，以及第三子区域106包括金属氧化物。例如，第三子区域106的金属氧化物是与介电常数大于5相关的高k电介质。因此，例如，叠层结构100与金属硅化物/金属/金属氧化物架构相关。应当理解，叠层结构100的架构能够减小叠层结构100的厚度100A。例如，在一些实施例中，叠层结构100包括小于100纳米的厚度100A。此外，例如，第一子区域102包括小于10纳米的厚度102A，诸如5纳米。此外，例如，第三子区域106包括小于10纳米的厚度106A，诸如4纳米。应当理解，叠层结构100的厚度100A等于第一子区域102的厚度102A加上第二子区域104的厚度104A加上第三子区域106的厚度106A。
[0040]在一些实施例中，通过诸如金属沉积的沉积来形成叠层结构100。例如，将金属区域沉积到诸如第一区域(未示出)(诸如衬底区域)上。在一些实施例中，基于对沉积的金属执行一个或多个热工艺来形成包括金属硅化物的第一子区域102。在一些实施例中，基于第一区域(未示出)的前体处理来形成第一子区域102。在一些实施例中，基于金属的沉积来形成第二子区域104。在一些实施例中，基于对沉积的金属执行一个或多个热工艺来形成第三子区域106。在一些实施例中，基于用气体处理沉积的金属来形成第三子区域106，诸如对第二子区域104进行预氧气处理。
[0041]在一些实施例中，包括图1的叠层结构100的BLC结构与互补金属氧化物半导体(CMOS)图像传感器(CIS)相关。例如，CIS是背照式(BSI)CIS。
[0042]应当理解，图2至图8示出了图1的叠层结构100是嵌入、半嵌入或者不嵌入到诸如衬底区域的第一区域中的至少一种的一个或多个实施例。例如，此外，应该理解，在一些实施例中，叠层结构100是第二区域。因此，至少在本文描述的一些实施例中，‘叠层结构’和‘第二区域’可交换使用。
[0043]图2是根据一些实施例的示例性黑电平校正(BLC)结构200的截面图。例如，图2的BLC结构200包括第一区域202、第二区域100和第三区域206。在一些实施例中，第二区域100是图1的叠层结构100。因此，第二区域100包括第一子区域102、第二子区域104和第三子区域106。在一些实施例中，至少一部分第二区域100形成在至少一部分第一区域202之上。此外，至少一部分第三区域206形成在至少一部分第二区域100之上。在一些实施例中，至少一部分第二子区域104形成在至少一部分第一子区域102之上。在一些实施例中，至少一部分第三子区域106形成在至少一部分第二子区域104之上。在一些实施例中，至少一部分第一子区域102形成在至少一部分第一区域202之上。在一些实施例中，至少一部分第三区域206形成在至少一部分第一区域202之上。此外，至少一部分第三区域206形成在至少一部分第三子区域106之上。
[0044]在一些实施例中，第一区域202包括硅。例如，第一区域202形成为硅衬底。在一些实施例中，第二区域100包括第一子区域102、第二子区域104和第三子区域106。例如，第一子区域102包括金属硅化物，第二子区域104包括金属，以及第三子区域106包括金属氧化物。例如，第一子区域102的金属硅化物增强了第二子区域104、第一子区域102和第一区域202之间的界面强度，这至少因为金属硅化物包括金属和硅，因此共享第一区域202的硅和第二子区域104的金属的性质。这样，减轻了与第一子区域102相关的脱粘应力(co-cohesion stress)。类似地,第三子区域106的金属氧化物增强了第二子区域104、第三子区域106和第三区域206之间的界面强度。这样，减轻了与第三子区域106相关的内聚应力。在一些实施例中，第三子区域106被配置为将光反射远离BLC结构200、包含BLC结构200的CIS或第二子区域104中的至少一个。在一些实施例中，第三子区域106是包括配置为减少进入BLC结构200的光的高k电介质的反射区域。根据一些方面，第三子区域106的介质常数大于5。
[0045]例如，在一些实施例中，第二区域100包括金属硅化物/金属/金属氧化物叠层结构或叠层形式。例如，应当理解，第二区域100的叠层结构或叠层形式能够使第二区域100的厚度(诸如图1的100A)减少至小于100纳米，诸如50纳米。因此，在一些实施例中，与第一子区域102相关的厚度(诸如图1的102A)小于20纳米，诸如5纳米。例如，此外，与第三子区域106相关的厚度(诸如图1的106A)小于10纳米，诸如4纳米。在一些实施例中，第三区域206包括钝化电介质。在一些实施例中，第三区域206与厚度210相关。此外，在一些实施例中，第三区域206包括一个或多个通道区域。
[0046]在一些实施例中，第一区域202由硅衬底形成。此外，例如，基于化学机械抛光(CMP)使第一区域202变平滑。根据一些方面，第二区域100嵌入到第一区域202中以使第三区域206与第一区域202和第二区域100齐平。因此，至少一部分第二区域100嵌入到第一区域202中。相应地，通过在第一区域202内蚀刻用于第二区域100的空间来形成图2的BLC结构200。例如，与蚀刻相关的深度等于叠层结构100的厚度。例如，在一些实施例中，通过在蚀刻的空间中沉积金属来形成第二区域100。例如，基于干蚀刻来蚀刻用于第二区域100的空间。在一些实施例中，至少一部分第二区域100形成在至少一部分被蚀刻空间中。例如，基于沉积来形成第二区域100，例如在第一区域202的硅衬底上沉积金属。在一些实施例中，基于热工艺、连续热工艺、等离子体工艺或前体处理中的至少一种来形成第二区域100的第一子区域102。例如，对第一区域202的硅应用前体处理。在一些实施例中，第二子区域104基于沉积来形成，并且在第二区域100的形成期间形成。在一些实施例中，第二区域100由金属形成以使第一子区域102、第二子区域104和第三子区域106包括金属。在这个实例中，加工或处理第一子区域102和第三子区域106以分别变成金属硅化物和金属氧化物。在一些实施例中，基于热工艺、连续热工艺、等离子体工艺或预氧气处理中的至少一种来形成第三子区域。例如，预氧气处理被应用于第二子区域104的金属。
[0047]在一些实施例中，图2的BLC结构200与互补金属氧化物半导体(CMOS)图像传感器(CIS)相关。在一些实施例中，BLC结构200不包括阶梯增加或阶梯增加高度，由此提供平滑表面或平坦表面形态中的至少一种。例如，BLC结构200有利于CIS的平滑表面或平坦表面形态中的至少一种，这至少是因为叠层结构100不突出穿过第三区域206。此外，应当理解，BLC结构200与减小的厚度相关，例如至少因为BLC结构200的叠层结构100包括小于100纳米的厚度，诸如50纳米。因此，BLC结构200与改善滤色镜工艺、光传输效率、厚度均匀性、色彩处理、色率、色差等中的至少一种相关。在一些实施例中，图2的BLC结构200被用于背照式(BSI)传感器。在一些实施例中，至少一部分第二区域100连接至第一区域202。例如，将金属(诸如第二子区域104的金属)连接至第一区域202的硅衬底能够释放累积的电荷，因此减少了暗电流。
[0048]图3是根据一些实施例的示例性黑电平校正(BLC)结构300的截面图。例如，图3的BLC结构300与图2的BLC结构200相似，除了图3的BLC结构300的叠层结构100半嵌入到第一区域202中。根据一些实施例，至少一部分第三子区域106嵌入到第一区域202中。此外，图3的BLC结构300的第三区域206的厚度310大于图2的BLC结构200的第三区域206的厚度210。
[0049]图4是根据一些实施例的示例性黑电平校正(BLC)结构400的截面图。例如，图4的BLC结构400与图3的BLC结构300相似。在一些实施例中，仅仅第一子区域102和第二子区域104嵌入到第一区域202中。此外，图4的BLC结构400的第三区域206的厚度410大于图3的BLC结构300的第三区域206的厚度310。
[0050]图5是根据一些实施例的示例性黑电平校正(BLC)结构500的截面图。例如，图5的BLC结构500与图4的BLC结构400相似。在一些实施例中，至少一部分第二子区域104嵌入到第一区域202中。此外，图5的BLC结构500的第三区域206的厚度510大于图4的BLC结构400的第三区域206的厚度410。
[0051]图6是根据一些实施例的示例性黑电平校正(BLC)结构600的截面图。例如，图6的BLC结构600与图5的BLC结构500相似。在一些实施例中，仅仅第一子区域102嵌入到第一区域202中。此外，图6的BLC结构600的第三区域206的厚度610大于图5的BLC结构500的第三区域206的厚度510。[0052]图7是根据一些实施例的示例性黑电平校正(BLC)结构700的截面图。例如，图7的BLC结构700与图6的BLC结构600相似。在一些实施例中，至少一部分第一子区域102嵌入到第一区域202中。此外，图7的BLC结构700的第三区域206的厚度710大于图6的BLC结构600的第三区域206的厚度610。在一些实施例中，至少一部分第三区域206被形成为围绕第一子区域102、第二子区域104或第三子区域106中的至少一个的一侧。例如，第三区域206与第一子区域102、第二子区域104或第三子区域106的侧壁接触，使得在第三区域206和第二区域100的对应子区域之间形成垂直界面。
[0053]应当理解，图2至图7与蚀刻第一区域202相关，而图8与蚀刻第一区域202无关，这至少是因为图8的第二区域100不嵌入到第一区域202中。相应地，图8是根据一些实施例的示例性黑电平校正(BLC)结构800的截面图。例如，图8的BLC结构800与图7的BLC结构700相似，除了图8的BLC结构800的叠层结构100不嵌入到第一区域202中。因此，第一子区域102、第二子区域104和第三子区域106不嵌入到第一区域202中。此外，图8的BLC结构800的第三区域206的厚度810大于图7的BLC结构700的第三区域206的厚度710。
[0054]图9是根据一些实施例的用于形成黑电平校正(BLC)结构的示例性方法900的流程图。在一些实施例中，方法900包括在902中形成硅的第一区域。在一些实施例中，形成第一区域包括在第一区域内蚀刻用于第二区域的空间。例如，第二区域形成在至少一部分被蚀刻空间中。在一些实施例中，基于干蚀刻来蚀刻用于第二区域的空间。在904中，形成第二区域。例如，形成第二区域包括在至少一部分第一区域上方形成包含基于金属的金属硅化物的第一子区域，在至少一部分第一子区域上方形成包含金属的第二子区域，以及在至少一部分第二子区域上方形成包含基于金属的金属氧化物的第三子区域。在一些实施例中，基于热工艺或前体处理中的至少一种来形成第一子区域。此外，基于沉积来形成第二子区域，诸如金属沉积在衬底上。在一些实施例中，通过对第二子区域施加热工艺或预氧气处理中的至少一种来形成第三子区域。在906中，方法900包括在至少一部分第三子区域上方形成包括钝化电介质的第三区域。
[0055]图10是根据一些实施例的包括黑电平校正(BLC)结构的示例性图像传感器1000的截面图。例如，在一些实施例中，图像传感器1000包括诸如叠层结构100的BLC结构。在一些实施例中，叠层结构100与图2的叠层结构100相似。在一些实施例中，图像传感器1000包括第一区域202、第二区域100和第三区域206。在一些实施例中，第二区域100是图2的叠层结构100。在一些实施例中，第二区域100包括第一子区域102、第二子区域104和第三子区域106。在一些实施例中，至少一部分第二区域100形成在至少一部分第一区域202之上，至少一部分第三区域206形成在至少一部分第二区域100之上，至少一部分第二子区域104形成在至少一部分第一子区域102之上，至少一部分第三子区域106形成在至少一部分第二子区域104之上，至少一部分第一子区域102形成在至少一部分第一区域202之上，至少一部分第三区域206形成在至少一部分第一区域202之上或者至少一部分第三区域206形成在至少一部分第三子区域106之上。在一些实施例中，第一区域202形成在层间区域1002之上。在一些实施例中，层间区域1002形成在金属间区域1004之上。在一些实施例中，金属间区域1004形成在基底区域1006之上。在一些实施例中，互连件1010形成在层间区域1002和基底区域1006之间。例如，互连件1010形成在金属间区域1004内。[0056]在一些实施例中，第一区域202包括硅，第一子区域102包括金属硅化物，第二子区域104包括金属以及第三子区域106包括金属氧化物。在一些实施例中，层间区域1002包括电介质，以及金属间区域1004包括电介质。在一些实施例中，互连件1010包括金属。
[0057]根据一些方面，提供了包括含有硅的第一区域的黑电平校正(BLC)结构。在一些实施例中，BLC结构包括第二区域。例如，第二区域包括含有金属硅化物的第一子区域，至少一部分第一子区域位于至少一部分第一区域之上。此外，第二区域包括含有金属的第二子区域，至少一部分第二子区域位于至少一部分第一子区域之上。此外，第二区域包括含有金属氧化物的第三子区域，至少一部分第三子区域位于至少一部分第二子区域之上。在一些实施例中，BLC结构包括含有钝化电介质的第三区域，至少一部分第三区域位于至少一部分第二区域之上。
[0058]根据一些方面，提供了与黑电平校正(BLC)结构相关的包括基底区域的图像传感器。在一些实施例中，图像传感器包括位于基底区域之上的金属间区域和位于金属间区域之上的层间区域。在一些实施例中，图像传感器包括位于金属间区域内的互连件，互连件位于基底区域和层间区域之间。此外，图像传感器包括含有硅并位于层间区域之上的第一区域、第二区域以及含有钝化电介质的第三区域，至少一部分第三区域位于至少一部分第二区域之上。在一些实施例中，第二区域包括含有金属硅化物的第一子区域，至少一部分第一子区域位于至少一部分第一区域之上。在一些实施例中，第二区域包括含有金属的第二子区域，至少一部分第二子区域位于至少一部分第一子区域之上。在一些实施例中，第二区域包括含有金属氧化物的第三子区域，至少一部分第三子区域位于至少一部分第二子区域之上。
[0059]根据一些方面，提供了包括含有硅的第一区域的黑电平校正(BLC)结构。此外，BLC结构包括第二区域。例如，第二区域包括含有金属硅化物的第一子区域。在一些实施例中，至少一部分第一子区域嵌入到第一区域中。此外，第二区域包括含有金属的第二子区域。在一些实施例中，至少一部分第二子区域位于至少一部分第一子区域之上。此外，第二区域包括含有金属氧化物的第三子区域。在一些实施例中，至少一部分第三子区域位于至少一部分第二子区域之上。在一些实施例中，BLC结构包括含有钝化电介质的第三区域。例如，至少一部分第三区域位于至少一部分第二区域之上。
[0060]虽然已用具体语言描述主题的结构特征和方法方案，应当理解，所附权利要求的主题不一定限于以上所描述的具体特征或方案。恰恰相反，上文描述的具体特征和方案被作为实施权利要求的示例性形式来公开。
[0061]本文提供了实施例的各个操作。所描述的一些或全部操作的顺序不能被理解为意味着这些操作依赖一定顺序。基于这个说明书理解可选的顺序。进一步地，应当理解，不是所有操作在本文提供的每个实施例中都是必需存在的。
[0062]应当理解，本文描述的层、特征、区域、元件(诸如第一区域、第二区域、第三区域、第一子区域、第二子区域、第三子区域等)示出具有与另外一个尺寸相关的具体尺寸，诸如结构尺寸或定向，例如，在一些实施例中，为了简化和容易理解的目的，其实际尺寸与本文示出的尺寸基本不同。例如，此外，存在用于形成本文提及的层特征、元件等的各种技术，诸如注入技术、掺杂技术、旋涂技术、溅射技术(诸如磁控或离子束溅射)、前体处理、气体处理、生长技术(诸如热生长)或沉积技术(诸如化学汽相沉积(CVD))。[0063]此外，本文使用的“示例性的”表示用作实例、情况、说明等，并且未必是有利的。如在本申请中所使用的，“或”旨在表示兼容的“或”而不是独有的“或”。此外，除非另有指明或从针对单一形式的环境中清楚看出，否则本申请中所使用的“一个(a)”和“一个(an)”通常被解释为表示“一个或多个”。并且，A和B的至少一个等通常表示A或B或者A以及B。此外，在详细说明或权利要求中使用的“包括”、“具有”、“有”、“具有”或它们的变形的范围来说，这种术语旨在包含以类似于术语“包含”。
[0064]并且，虽然已参照一个或多个实例示出并描述了本发明，基于阅读和理解本说明书和附图将发生等效变更和修改。本发明包括所有这种修改和变更并且仅限于以下权利要求书的范围。
【权利要求】
1.一种黑电平校正(BLC)结构，包括: 第一区域，包括娃； 第二区域，包括: 第一子区域，包括金属硅化物，至少一部分所述第一子区域位于至少一部分所述第一区域之上； 第二子区域，包括金属，至少一部分所述第二子区域位于至少一部分所述第一子区域之上；和 第三子区域，包括金属氧化物，至少一部分所述第三子区域位于至少一部分所述第二子区域之上；以及 第三区域，包括钝化电介质，至少一部分所述第三区域位于至少一部分所述第二区域之上。
2.根据权利要求1所述的黑电平校正(BLC)结构，所述第三子区域被配置为将光反射远离所述BLC结构。
3.根据权利要求1所述的黑电平校正(BLC)结构，以叠层形式配置所述第二区域的所述第一子区域、所述第二子区域和所述第三子区域中的至少一个。
4.根据 权利要求1所述的黑电平校正(BLC)结构，所述第三子区域的所述金属氧化物与大于5的介电常数相关。
5.根据权利要求1所述的黑电平校正(BLC)结构，至少一部分所述第二区域嵌入到所述第一区域中。
6.根据权利要求5所述的黑电平校正(BLC)结构，至少一部分所述第一子区域嵌入到所述第一区域中。
7.根据权利要求5所述的黑电平校正(BLC)结构，至少一部分所述第二子区域嵌入到所述第一区域中。
8.根据权利要求5所述的黑电平校正(BLC)结构，至少一部分所述第三子区域嵌入到所述第一区域中。
9.一种与黑电平校正(BLC)结构相关的图像传感器，包括: 基底区域； 金属间区域，位于所述基底区域之上； 层间区域，位于所述金属间区域之上； 互连件，位于所述金属间区域内，所述互连件位于所述基底区域和所述层间区域之间； 第一区域，包括硅，所述第一区域位于所述层间区域之上； 第二区域，包括: 第一子区域，包括金属硅化物，至少一部分所述第一子区域位于至少一部分所述第一区域之上； 第二子区域，包括金属，至少一部分所述第二子区域位于至少一部分所述第一子区域之上；和 第三子区域，包括金属氧化物，至少一部分所述第三子区域位于至少一部分所述第二子区域之上；以及第三区域，包括钝化电介质，至少一部分所述第三区域位于至少一部分所述第二区域之上。
10.一种黑电平校正(BLC)结构，包括: 第一区域，包括娃； 第二区域，包括: 第一子区域，包括金属硅化物，至少一部分所述第一子区域嵌入到所述第一区域中；第二子区域，包括金属，至少一部分所述第二子区域位于至少一部分所述第一子区域之上；和 第三子区域，包括金属氧化物，至少一部分所述第三子区域位于至少一部分所述第二子区域之上；以及 第三区域，包括钝化电介质，至少一部分所述第三区域位于至少一部分所述第二区域之上。`
【文档编号】H01L27/146GK103794613SQ201310028371
【公开日】2014年5月14日 申请日期:2013年1月24日 优先权日:2012年10月29日
【发明者】张简旭珂, 郑志成, 简荣亮 申请人:台湾积体电路制造股份有限公司