技术总结
一种用于例如半导体芯片的微电子元件（48）的封装，具有介电体（86），该介电体（86）覆盖封装衬底（56）和微电子元件（48），且具有暴露在介电体（86）的顶部表面（94）处的顶部端子（38）。有利地，沿着介电体（86）的边缘表面（96、108）延伸的迹线（36a、36b）将顶部端子（38）连接到封装衬底（56）上的底部端子（64）。介电体（86）可以通过模制或者通过施加共形层（505）而形成。
技术研发人员：贝尔加桑·哈巴
受保护的技术使用者：泰塞拉公司
文档号码：201310264264
技术研发日：2011.11.14
技术公布日：2017.04.12