薄膜晶体管及其制造方法与流程

本发明是有关于一种电子组件及其制造方法，且特别是有关于一种薄膜晶体管及其制造方法。

背景技术：
随着科技的发展，电子组件的微型化已成趋势。当然，薄膜晶体管亦不例外。在公知技术中，薄膜晶体管包括栅极、源极、漏极、阻挡层以及信道。源极、漏极同属一膜层，且分别设于信道二侧。栅极与信道重迭。阻挡层具有暴露出信道上表面的二接触窗。源极与漏极分别填入这些接触窗，而与信道接触。然而，接触窗的存在使得信道需保留被接触窗暴露出的面积，不利于薄膜晶体管面积的缩减。

技术实现要素：
本发明提供一种薄膜晶体管的制造方法，其可制造出面积小的薄膜晶体管。本发明提供一种薄膜晶体管，其面积小。本发明的薄膜晶体管的制造方法包括下列步骤。提供基板。形成栅极于基板。形成第一源极于基板。形成信道，信道的一端与第一源极接触。形成阻挡层，阻挡层至少覆盖信道与第一源极接触的一端且暴露出信道的另一端。形成漏极，漏极与信道的另一端接触。本发明的薄膜晶体管包括基板、配置于基板上的第一源极、信道、阻挡层、漏极以及栅极。信道的一端与第一源极接触。阻挡层至少覆盖信道与第一源极接触的一端且暴露出信道的另一端。漏极与信道的另一端接触。栅极与信道重迭。在本发明的一实施例中，上述的薄膜晶体管的制造方法还包括：在形成漏极的同时，于第一源极上形成第二源极。在本发明的一实施例中，上述的第二源极完全地覆盖第一源极。在本发明的一实施例中，上述的薄膜晶体管的制造方法还包括：形成覆盖栅极的绝缘层。在本发明的一实施例中，上述的薄膜晶体管的制造方法，还包括：形成覆盖第一源极、信道、阻挡层以及漏极的绝缘层。在本发明的一实施例中，上述的第一源极与漏极分属不同膜层。在本发明的一实施例中，上述的第一源极、信道、阻挡层以及漏极朝远离基板的方向依序堆栈。在本发明的一实施例中，上述的薄膜晶体管还包括配置于第一源极上且与漏极属于同一膜层的第二源极。在本发明的一实施例中，上述的第二源极与第一源极接触。在本发明的一实施例中，上述的第二源极与第一源极切齐。在本发明的一实施例中，上述的薄膜晶体管还包括绝缘层。栅极配置于绝缘层与基板之间。在本发明的一实施例中，上述的薄膜晶体管还包括绝缘层。绝缘层配置于栅极与基板之间。基于上述，在本发明的薄膜晶体管及其制造方法中，由于薄膜晶体管的第一源极与漏极是分别形成在信道上下二侧而分别与信道的二端接触，因此信道不需如公知技术般保留被阻挡层的二接触窗暴露出的接触区。这样一来，信道的有效长度便可大幅缩短，而利于薄膜晶体管面积的缩减。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明图1A至图1E为本发明一实施例的薄膜晶体管制造方法的上视示意图;图2A至图2E为本发明一实施例的薄膜晶体管制造方法的剖面示意图;图3A至图3E为本发明另一实施例的薄膜晶体管制造方法的上视示意图;图4A至图4E为本发明另一实施例的薄膜晶体管制造方法的剖面示意图。【主要组件符号说明】102：基板104：绝缘层106：绝缘层A-A’、B-B’：剖线D：漏极DL：数据线d：栅极与信道的堆栈方向TFT、TFT1：薄膜晶体管ESL：阻挡层G：栅极L：信道的有效长度S1：第一源极S2：第二源极SL：扫描线SE：信道SE-1：信道的一端SE-2：信道的另一端。具体实施方式特别是，图2A至图2E是分别对应于图1A至图1E的剖线A-A’。请参照图1A及图2A，首先，提供基板102。基板102主要是用来承载组件之用，其材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：晶圆、陶瓷)、或是其它可适用的材料。接着，形成栅极G于基板102上。在本实施例中，若所制造的薄膜晶体管应用于显示领域，则在形成栅极G的同时，更可形成与栅极G电性连接的扫描线SL。栅极G以及扫描线SL一般是使用金属材料。然而，本发明不限于此，根据其它实施例，栅极G以及扫描线SL亦可以使用其它导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其组合。接着，可形成绝缘层104。绝缘层104覆盖栅极G。绝缘层104的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅)、有机材料或上述材料的组合。请参照图1B及图2B，接着，在基板102上形成第一源极S1。在本实施例中，若所制造的薄膜晶体管应用于显示领域，则在形成第一源极S1时，更可同时形成与第一源极S1电性连接的数据线DL。绝缘层104位于第一源极S1与基板102之间。第一源极S1以及数据线DL一般是使用金属材料。然而，本发明不限于此，根据其它实施例，第一源极S1以及数据线DL也可以使用其它导电材料。例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其组合。请参照图1C及图2C，接着，形成信道SE，其中信道SE的一端SE-1与第一源极S1接触而彼此电性连接。在本实施例中，信道SE的材质可为金属氧化物半导体，例如氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化锡(ZnO)、氧化镉、氧化锗(2CdO·GeO2)、氧化镍钴(NiCo2O4)等。但本发明不以此为限。请参照图1D及图2D，接着，形成阻挡层ESL。阻挡层ESL至少覆盖信道SE与第一源极S1接触的一端SE-1且暴露出信道SE的另一端SE-2。阻挡层ESL可保护其下方的信道SE，而使信道SE在后续制程中不易受损。在本实施例中，阻挡层ESL为一完整图案。换言之，阻挡层ESL的内部不具有暴露出信道SE的接触窗。请参照图1E及图2E，接着，形成漏极D，其中漏极D与信道SE的另一端SE-2接触而彼此电性连接。于此，便初步完成本实施例的薄膜晶体管TFT。在本实施例中，在形成漏极D的同时，亦可于第一源极S1上形成与漏极D断开的第二源极S2。第二源极S2可完全地覆盖第一源极S1。第二源极S2可在漏极D形成的过程中可保护其下方的第一源极S1，而使第一源极S1在漏极D形成的过程不易受损。然而，本发明不限于此，在其它实施例中，亦可采用其它方式，避免第一源极S1受损。举例而言，在其它实施例中，漏极D与第一源极S1可选用不同的材质。如此一来，便可选用对漏极D与第一源极S1蚀刻选择比大的蚀刻液来形成漏极D，而使第一源极S1在漏极D形成的过程中不易受损。换言之，透过漏极D与第一源极S1的材质及蚀刻液的选用，在其它实施例中，在形成漏极D的同时，亦可不于形成所述的第二源极S2。请参照图1E及图2E，本实施例的薄膜晶体管TFT包括基板102、配置于基板102上的第一源极S1、信道SE、阻挡层ESL、漏极D以及与信道SE重迭的栅极G。信道SE的一端SE-1与第一源极S1接触，而彼此电性连接。进一步而言，在本实施例中，信道SE的一端SE-1可覆盖第一源极S1。第一源极S1位于信道SE与基板102之间。阻挡层ESL至少覆盖信道SE与第一源极S1接触的一端SE-1且暴露出信道SE的另一端SE-2。漏极D与信道SE的另一端SE-2接触，而彼此电性连接。在本实施例中，信道SE的二端SE-1、SE-2分别具有信道SE的二边缘，而此二边缘可分别覆盖第一源极S1与被漏极D覆盖。在本实施例中，第一源极S1与漏极D分属不同膜层。第一源极S1与漏极D分别位于信道SE上下二侧。换言之，信道SE位于第一源极S1与漏极D之间。更进一步地说，第一源极S1、信道SE、阻挡层ESL以及漏极D可朝远离基板102的方向依序堆栈。本实施例的薄膜晶体管TFT可选择性地包括与漏极D断开的第二源极S2。第二源极S2配置于第一源极S1上且与漏极D属于同一膜层。第二源极S2可与第一源极S1接触，而彼此电性连接。第二源极S2可完全地覆盖第一源极S1。更进一步地说，在栅极G与信道SE的堆栈方向d上，第二源极S2可与第一源极S1切齐。值得一提的是，在本实施例中，由于薄膜晶体管TFT的第一源极S1与漏极D是分别形成在信道SE上下二侧而分别与信道SE的二端接触，因此信道SE不需如习知技术般保留被阻挡层ESL的二接触窗暴露出的接触区。这样一来，信道SE的有效长度L便可大幅缩短，而利于薄膜晶体管TFT面积缩减。本实施例的薄膜晶体管TFT还包括绝缘层104。在本实施中，栅极G可配置于绝缘层104与基板102之间。换言之，本实施例的薄膜晶体管TFT可为底部栅极薄膜晶体管(BottomgateTFT)。然而，本发明不限于此，本发明的概念亦可应用于其它形式的薄膜晶体管，例如顶部栅极薄膜晶体管(TopgateTFT)，以下利用图3A至图3E与图4A至图4E具体说明之。图3A至图3E为本发明另一实施例的薄膜晶体管制造方法的上视示意图。图4A至图4E为本发明另一实施例的薄膜晶体管制造方法的剖面示意图。特别是，图4A至图4E是分别对应于图3A至图3E的剖线B-B’。图3A至图3E、图4A至图4E所示的薄膜晶体管制造方法与图1A至图1E、图2A至图2E所示的薄膜晶体管制造方法类似，因此相同的组件以相同的标号表示。请参照图3A及图4A，首先，提供基板102。接着，形成第一源极S1于基板102上。请参照图3B及图4B，然后，形成信道SE，其中信道SE的一端SE-1与第一源极S1接触。请参照图3C及图4C，接着，形成阻挡层ESL，其中阻挡层ESL至少覆盖信道SE与第一源极S1接触的一端SE-1且暴露出信道SE的另一端SE-2。请参照图3D及图4D，接着，形成漏极D，其中漏极D与信道SE的另一端SE-2接触。类似地，在形成漏极D的同时，亦可选择性地在第一源极S1上形成第二源极S2，以在漏极D的形成过程中保护第一源极S1。请参照图3E及图4E，然后，形成绝缘层106，以覆盖第一源极S1、信道SE、阻挡层ESL以及漏极D。请参照图3E及图4E，薄膜晶体管TFT1与薄膜晶体管TFT类似，因此相同的组件以相同的标号表示。类似地，薄膜晶体管TFT1包括基板102、配置于基板102上的第一源极S1、信道SE、阻挡层ESL、漏极D以及与信道SE重迭的栅极G。信道SE的一端SE-1与第一源极S1接触。阻挡层ESL至少覆盖信道SE与第一源极S1接触的一端SE-1且暴露出信道SE的另一端SE-2。漏极D与信道SE的另一端SE-2接触。不同的是，薄膜晶体管TFT1更包括绝缘层106，而绝缘层106配置于栅极G与基板102之间。更进一步地说，第一源极S1、信道SE、阻挡层ESL、漏极D、绝缘层106、栅极G朝远离基板102的方向依序堆栈。换言之，薄膜晶体管TFT1可为顶部栅极晶体管(TopgateTFT)。薄膜晶体管TFT1亦具有与薄膜晶体管TFT相同的功效及优点，于此便不再重述。综上所述，在本发明一实施例的薄膜晶体管及其制造方法中，由于薄膜晶体管的第一源极与漏极是分别形成在信道上下二侧而分别与信道的二端接触，因此信道不需如公知技术般保留被阻挡层的二接触窗暴露出的接触区。这样一来，信道的有效长度便可大幅缩短，而利于薄膜晶体管面积的缩减。此外，在本发明另一实施例的薄膜晶体管及其制造方法中，在形成漏极的同时，可于第一源极上形成与漏极断开的第二源极。第二源极可在漏极形成的过程中可保护其下方的第一源极，而使第一源极在漏极形成的过程不易受损。如此一来，薄膜晶体管便可具有高良率。虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视前述的申请专利范围所界定者为准。