用于多芯片模块和系统级封装的过压保护的制作方法

用于多芯片模块和系统级封装的过压保护的制作方法
【专利摘要】本公开涉及用于多芯片模块和系统级封装的过压保护。在一个实施方案中，一种装置包括封装，所述封装包围至少第一集成电路小片和第二集成电路小片。所述第一集成电路小片附接至所述封装并且包括一个或多个电气过应力/静电放电(EOS/ESD)保护电路。所述第二集成电路小片附接至所述封装，并且电连接至所述第一集成电路小片，以使得所述第二集成电路小片中的至少一个部件由所述第一集成电路小片保护以免发生EOS/ESD。
【专利说明】用于多芯片模块和系统级封装的过压保护
【技术领域】
[0001]本发明的实施方案涉及电子系统，并且更具体地说，涉及对集成电路封装中的集成电路的过压保护。
【背景技术】
[0002]某些电子系统可能遭遇瞬态电气事件、或具有快速变化的电压和高功率的持续时间相对短的电气信号。瞬态电气事件可以包括(例如)由电荷从物体或人突然释放到电子系统所引起的电气过应力/静电放电(E0S/ESD)事件。
[0003]瞬态电气事件可能因集成电路(IC)的相对小的区域上的过压状况和/或高功率耗散水平而损坏电子系统的1C。高功率耗散可以增加IC温度，并且ESD可能引起许多其它问题，如栅氧化物穿透、结点损坏、金属损坏以及表面电荷累积。此外，瞬态电气事件可以包括闩锁(换句话说，意外产生低阻抗路径)，从而中断IC运作并且可能引起对IC的永久损坏。

【发明内容】

[0004]为了对本公开进行概述，已在本文中对本发明的某些方面、优点以及新颖特征进行描述。将理解，并非所有此类优点一定都可以根据在本文所公开的任何具体实施方案实现。因此，本文所公开的本发明可以通过以下方式实施或进行:实现或优化如本文中所教导的一个优点或若干优点，而不一定实现如本文中可能教导或提出的其它优点。
[0005]根据一些实施方案，一种装置可以包括封装、第一集成电路小片(die)以及第二集成电路小片。所述封装可以包围至少所述第一集成电路小片和所述第二集成电路小片。所述第一集成电路小片可以附接至所述封装，并且所述第一集成电路小片可以包括一个或多个电气过应力/静电放电(E0S/ESD)保护电路。所述第二集成电路小片可以附接至所述封装，并且所述第二集成电路小片可以电连接至所述第一集成电路小片，以使得所述第二集成电路小片中的至少一个部件可以由所述第一集成电路小片保护以免发生E0S/ESD。
[0006]前述段落中的所述装置可以包括以下特征中的一个或多个的组合:所述第一集成电路小片进一步可以包括功能集成电路，并且所述第二集成电路小片进一步可以包括功能集成电路和其自己的一个或多个E0S/ESD保护电路。所述第一集成电路小片和所述第二集成电路小片的每个功能集成电路可以包括放大器、振荡器、混频器、滤波器、锁相环、调制器、解调器、编码器、解码器、信号处理器、均衡器、接收器、发射器、定时器、微处理器、存储器或转换器。第一集成电路小片进一步可以包括功能集成电路，并且第二集成电路小片进一步可以包括集成无源装置小片。第二集成电路小片可以通过接合导线来电连接至第一集成电路小片。第二集成电路小片的电源连接部被电连接至第一集成电路小片。第二集成电路小片的电源连接部可以通过接合导线来电连接至第一集成电路小片的电源连接部。第二集成电路小片的电源连接部可以通过一个或多个二极管或者一个或多个可控硅整流器来电连接至第一集成电路小片的电源连接部。第一集成电路小片的所述电源连接部被配置来在第一电压下进行操作，并且第二集成电路小片的所述电源连接部被配置来在不同于所述第一电压的第二电压下进行操作。所述一个或多个二极管可以被配置来在反向偏压模式下进行操作。
[0007]在一些实施方案中，公开了一种提供保护以免发生电气过应力/静电放电(E0S/ESD)的方法。所述方法可以包括将至少第一集成电路小片和第二集成电路小片组装在共同封装内。第一集成电路小片可以包括一个或多个E0S/ESD保护电路。另外，所述方法可以包括通过第一集成电路小片的至少一个E0S/ESD保护电路来保护第二集成电路小片的至少一个部件。
[0008]前述段落中的所述方法可以包括以下特征中的一个或多个的组合:所述第一集成电路小片进一步可以包括功能集成电路，并且所述第二集成电路小片进一步可以包括功能集成电路和其自己的一个或多个E0S/ESD保护电路。所述第一集成电路小片和所述第二集成电路小片的每个功能集成电路可以包括放大器、振荡器、混频器、滤波器、锁相环、调制器、解调器、编码器、解码器、信号处理器、均衡器、接收器、发射器、定时器、微处理器、存储器或转换器。第一集成电路小片进一步可以包括功能集成电路，并且第二集成电路小片进一步可以包括集成无源装置小片。第二集成电路小片可以通过接合导线来电连接至第一集成电路小片。第二集成电路小片的电源连接部被电连接至第一集成电路小片。第二集成电路小片的电源连接部可以通过接合导线来电连接至第一集成电路小片的电源连接部。第二集成电路小片的电源连接部可以通过一个或多个二极管或者一个或多个可控硅整流器来电连接至第一集成电路小片的电源连接部。第一集成电路小片的所述电源连接部被配置来在第一电压下进行操作，并且第二集成电路小片的所述电源连接部被配置来在不同于所述第一电压的第二电压下进行操作。所述一个或多个二极管可以被配置来在反向偏压模式下进行操作。
【专利附图】

【附图说明】
[0009]图1是包括处于同一封装内的多个集成电路的实例集成电路组件的框图。
[0010]图2是一个实例集成电路组件的示意性框图，其中一个集成电路由另一集成电路保护以免发生电气过应力/静电放电(E0S/ESD)事件。
[0011]图3是另一实例集成电路组件的示意性框图，其中所述集成电路组件的一个集成电路由所述集成电路组件的另一集成电路保护以免发生E0S/ESD事件。
[0012]图4是一个实例集成电路组件的示意性框图，其中所述集成电路组件的一个集成电路由所述集成电路组件的多于一个其它集成电路保护以免发生E0S/ESD事件。
[0013]图5是另一实例集成电路组件的示意性框图，其中所述集成电路组件的一个集成电路由所述集成电路组件的多于一个其它集成电路保护以免发生E0S/ESD事件。
[0014]图6示出包括集成电路封装的集成电路组件的一个实例的布局和电路图，其中所述集成电路组件的一个集成电路由所述集成电路组件的多于一个其它集成电路保护以免发生E0S/ESD事件。
[0015]图7示出包括集成电路封装的集成电路组件的另一实例的布局和电路图，其中所述集成电路组件的一个集成电路由所述集成电路组件的多于一个其它集成电路保护以免发生E0S/ESD事件。[0016]图8是包括处于同一封装内的多个集成电路的实例集成电路组件的电路图，其中示出从所述封装的一个引脚到所述封装的另一引脚的ESD路径。
[0017]图9是用于将集成电路小片置于封装内的过程的一个实施方案。
【具体实施方式】
[0018]以下对某些实施方案的详细描述呈现了对本发明的特定实施方案的各种描述。然而，本发明可以通过如权利要求书所界定并且涵盖的众多不同方式实施。在本说明书中，参照了附图，其中类似参考数字指示相同或功能上相似的元件。
[0019]多个有源和无源集成电路(IC)小片可以被包括在用于封装或包围所述IC小片的IC封装或引线框架中以形成IC组件。本文所用术语“1C组件”包括IC封装和被封装在所述IC封装内的IC小片。IC封装可以使得不同IC小片能够集成为单一单元，如芯片上的系统，所述单一单元可以连接至其它部件。此外，IC封装可以针对多个IC小片提供支持，从而防止物理性损坏和腐蚀并且提供电触点以用于将IC组件联接至其它部件。
[0020]IC封装的连接引脚可能遭遇如电气过应力/静电放电(E0S/ESD)事件的瞬态电气事件，所述瞬态电气事件可能损坏IC封装中的一个或多个IC小片。瞬态电气事件可为快速变化的高能信号或与由(例如)用户接触IC封装所引起的过压事件相关联。存在由各种机构(如联合电子设备工程协会(Joint Electronic Device Engineering Council ；JEDEC)、国际电工委员会(International Electrotechnical Commission ；IEC)以及汽车工程协会(Automotive Engineering Council ;AEC))设定的用于测试ESD敏感性的各种标准。为了提供保护以免发生瞬态电气事件，可以使用各种方法来对IC封装中的一个或多个IC小片进行保护。在本公开中，瞬态电气事件和E0S/ESD事件在下文可以互换引用和使用来表明遭遇相同事件。
[0021]在一些系统中，用于IC组件的E0S/ESD保护被提供在IC组件的外部并且电连接至IC组件的IC封装也与之连接的板。在IC组件外部的E0S/ESD保护可以包括如一个或多个齐纳二极管或瞬态电压抑制器的部件。当IC组件遭遇E0S/ESD事件时，E0S/ESD保护可以针对E0S/ESD提供除了穿过IC组件外的放电路径。然而，加入处于IC组件外部的EOS/ESD保护使得系统中的部件数量增加并且会进一步使系统的成本和尺寸增加。此外，在这种配置中，IC组件自身可能无法满足具体ESD测试标准的要求，从而可能影响IC组件的商业价值。
[0022]在一些系统中，专用E0S/ESD保护IC小片与所述IC组件一起封装并且起到对IC封装中的一个或多个其它IC小片提供E0S/ESD保护的唯一功能。所述专用E0S/ESD保护IC小片可以针对由E0S/ESD事件所引起的穿过IC封装的电流提供放电路径，从而避开一个或多个其它IC小片。然而，加入专用E0S/ESD保护IC小片使得IC组件的部件的数量增加并且会增加系统的成本和尺寸。此外，专用E0S/ESD保护IC小片会增加制造复杂性、时间以及风险，并且会要求修改IC封装或接合选项以支持所述专用E0S/ESD保护IC小片。另夕卜，专用E0S/ESD保护IC小片会在系统中引入寄生效应并且影响IC封装中所包括的其它IC小片的功能性。
[0023]在一些系统中，E0S/ESD保护元件被并入与IC组件一起封装的一个或多个单独IC小片中的每一个中。然而，由于E0S/ESD保护元件可以提供不同程度或种类的E0S/ESD保护，因此具有EOS/ESD保护元件的一个或多个IC小片可能要比IC组件的其它IC小片更易遭受EOS/ESD事件。结果，当来自EOS/ESD事件的电流穿过各种IC小片从封装的一个连接引脚通向封装的另一连接引脚时，可能不太能够保护所述封装中的一个或多个IC小片免受EOS/ESD事件的损坏。
[0024]有利地，在本公开中所讨论的某些实施方案中，将IC组件的一个或多个有源或无源IC小片连接以共用E0S/ESD保护元件。例如，可以将高速放大器(HSA) IC小片连接至电流反馈放大器(CFA) IC小片，以使得CFA IC小片的至少一个部件由HAS IC小片的E0S/ESD保护元件保护以免发生E0S/ESD事件。通过共用E0S/ESD保护元件，IC组件中包括的部件数量可以减少，并且系统的成本和尺寸可以减小。另外，可对IC封装的一个或多个IC小片提供增加的E0S/ESD保护，从而使IC组件产生更大总体稳健性并且使一个或多个单独IC小片产生更少E0S/ESD相关故障。另外，由于可能发生更少的与E0S/ESD相关的故障，因此可以减少用于防止E0S/ESD事件的具有严格控制的成本。
[0025]图1是IC组件100的实施例的框图，所述IC组件包括IC封装102和封装于IC
封装102内的多个IC小片102a、102b、......、102n。IC封装102可使得能够将多个IC小
片102a、102b........102η集成为单一单元，其可进一步经由IC封装102的电接点来连接
至其它部件。IC封装102可为多个IC小片102a、102b、......、102η提供支持以便防止多
个IC小片102a、102b........102η的物理性损坏和腐蚀。在某些实施方案中，使用IC封
装102可有利地减少系统的板级寄生效应并且使得与使用其它方法相比能够将多个IC小片102a、102b、.......102η置于更小区域中。
[0026]IC封装102可对应于例如系统级封装(SiP)或多芯片模块(MCM)等。SiP可为一个或多个IC小片垂直地堆叠于IC封装中的IC封装，并且MCM可为一个或多个IC小片彼此相邻地水平放置的IC封装。在一些实施方案中，一个或多个IC小片可一起安装于IC封装102中的共同基板上。多个小片的其它形式的IC封装可为适用的。
[0027]包含于IC封装102中的多个IC小片102a、102b、......、102η可包括各种部件或
执打各种功能。在一些实施方案中，IC小片可基于IC小片的构成部件或由IC小片执彳丁的功能来归类为有源IC小片或无源IC小片。有源IC小片可包括电路部件如晶体管或二极管并且充当功能元件、E0S/ESD保护(ESDP)元件或连接器元件。无源IC小片可包括无源元件如电阻器、电感器或电容器，其为集成无源装置(IPD)小片的部件。
[0028]由于多个IC小片102a、102b、......、102η可包括不同部件或执行不同功能，因此
每个IC小片可具有一个或多个不同ESDP元件(未展示)，其被设计成保护IC小片以免遭遇E0S/ESD事件。两个或更多个所述IC小片可在不同时间、在不同限制下以及使用不同方法来设计，因此与其它元件相比，一些E0S/ESD保护元件可能够更好地保护IC小片以免遭遇E0S/ESD。此外，基于IC小片设计的一个或多个不同E0S/ESD保护元件，不同IC小片设计可得到不同的E0S/ESD保护等级。在一些实施方案中，E0S/ESD保护等级是指示由EOS/ESD保护元件提供的防止遭遇瞬态电气事件的程度或特征的值，并且较高的E0S/ESD保护等级可对应于对遭遇E0S/ESD事件的更大保护和E0S/ESD事件导致IC小片故障或损坏的减小的可能性。E0S/ESD保护等级可与E0S/ESD等级规格比较，所述规格如人体模型(HBM)规格和带电装置模型(CDM)规格。E0S/ESD等级规格可提供IC小片或封装在如医学应用的具体应用中使用时的稳健性标准。[0029]有利地，在某些实施方案中，IC组件的共同封装内的多个IC小片102a、
102b、......、102n中的一个或多个IC小片可相连接以共用EOS/ESD保护元件。具体地说，
具有一些或较好E0S/ESD保护能力或较高E0S/ESD保护等级的一个或多个IC小片可连接
至其它IC小片以便向所述其它IC小片提供E0S/ESD保护。多个IC小片102a、102b........102η可按以下方式连接，即使得最低限度地或可忽略地影响共用EOS/ESD保护元件的IC封装102的IC小片的性能。
[0030]图2是IC组件200的电气部件的示意性框图，在所述IC组件所包括的IC封装202中，一个IC小片由另一个IC小片保护以免发生E0S/ESD事件。IC封装202包括并联连接的第一 IC小片102a和第二 IC小片102b。第一 IC小片102a和第二 IC小片102b的示意图中的顶部连接部被连接至正电源电压或干线+Vs，并且第一 IC小片102a和第二 IC小片102b的示意图中的底部连接部被连接至负电源电压或干线-Vs。应了解“顶部”和“底部”是图2-图8中的示意性表示并且不一定是指具体小片的物理位置或定向。第一 IC小片102a包括并联连接的第一功能元件204a和第一 ESDP元件206a。第二 IC小片102b包括并联连接的第二功能元件204b和第二 ESDP元件206b。
[0031]除了一个或多个任选的无源电路部件如电阻器、电容器或电感器以外，第一和第二功能元件204a、204b还可包括一个或多个有源电路部件如晶体管。第一和第二功能元件204a、204b可使得每个IC小片能够执行一个或多个功能，例如作为放大器、振荡器、混频器、滤波器、锁相环、调制器、解调器、编码器、解码器、信号处理器、均衡器、接收器、发送器、定时器、微处理器、存储器或转换器(例如模数转换器或数模转换器)等。在一些实施方案中，由第一和第二功能元件204a、204b提供的特征可为将第一和第二 IC小片102a、102b —起封装在IC封装202内的商业上重要原因。
[0032]第一和第二 ESDP元件206a、206b可包括一个或多个E0S/ESD保护部件，其被配置来增强个别IC小片的可靠性并且保护部件以免遭遇E0S/ESD事件。例如，第一 ESDP元件206a可被配置来保护第一功能元件204a以免遭遇第一种类型或严重程度的E0S/ESD事件，并且第二 ESDP元件206b可被配置来保护第二功能元件204b以免遭遇第二种类型或严重程度的E0S/ESD事件。第一或第二 ESDP元件206a、206b中的至少一个元件可通过在EOS/ESD事件的电压达到触发电压时从高阻抗状态过渡到低阻抗状态而将功能元件204a、204b两端的电压水平保持在预定安全范围内。其后，在瞬态电气事件的电压达到正或负故障电压，从而可能导致IC小片损坏的最常见原因之一之前，第一或第二 ESDP元件206a、206b中的至少一个元件可将与E0S/ESD事件相关的电流的至少一部分从正电源电压+Vs分流至负电源电压_Vs,或反之亦然。在一些实施方案中，正电源电压+Vs或负电源电压-Vs可电连接至低阻抗功率低电源，如接地。
[0033]在一个实施方案中，与第二 ESDP元件206b的保护部件相比，第一 ESDP元件206a的保护部件具有不同E0S/ESD保护等级。E0S/ESD保护等级可取决于E0S/ESD保护部件的特征，如部件响应速度或时机(例如，感测电压变化可能比感测阈值电压水平更快)、响应准确度(例如，是否在实际上存在E0S/ESD事件时将所述事件指示为存在)、响应触发电压(例如，正和负瞬态电气事件的较高电压阈值或敏感性)等。
[0034]例如，在一个实施方案中，与第二 ESDP元件206b相比，第一 ESDP元件206a可具有更好E0S/ESD保护能力或更高E0S/ESD保护等级。第一 ESDP元件206a可包括使用SiGe工艺来制造的有源瞬态触发双极供电钳，而第二 ESDP元件206b可使用第一代双极工艺来制造并且提供更有限的EOS/ESD保护。有利地，通过分别连接第一 IC小片102a和第二 IC小片102b的正电源电压+Vs和负电源电压-Vs，第二 IC小片102b的第二功能元件204b可由第一 IC小片102a的第一 ESDP元件206a来保护以免遭遇EOS/ESD事件。假定第一 ESDP元件206a的更好EOS/ESD保护能力或更高EOS/ESD保护等级，在第二 ESDP元件206b将由EOS/ESD事件产生的电流分流之前，第一 ESDP元件206a可将由EOS/ESD事件产生的电流分流而远离第二功能元件204b。另外,在不使包括第一 IC小片102a和第二 IC小片102b的IC封装202的功率效率或封装效率降级的情况下，第二 IC小片102b可相应地得到增加的EOS/ESD事件防护。
[0035]图3是IC组件300的另一个实施例的示意性框图，在所述IC组件所包括的IC封装302中，一个IC由另一个IC保护以免发生E0S/ESD事件。图3类似于图2，除了第一 IC小片102a和第二 IC小片102b并非并联连接以外。替代地，第一 IC小片102a的连接器元件308a将第一 IC小片102a连接至第二 IC小片102b。
[0036]在图3中，第一 IC小片102a包括第一功能元件304a、第一 ESDP元件306a和连接器元件308a，其为并联连接。第一 IC小片102a的示意图中的顶部连接部被连接至第一正电源电压+Vs1,并且第一 IC小片102a的示意图中的底部连接部被连接至第一负电源电压_VSl。第二 IC小片102b包括并联连接的第二功能元件304b和第二 ESDP元件306b。第二 IC小片102b的示意图中的顶部连接部被连接至第二正电源电压+Vs2,并且第二 IC小片102b的示意图中的底部连接部被连接至第二负电源电压-Vs2。连接器元件308a的一个输出连接部被连接至第二正电源电压+Vs2，并且连接器元件308b的另一个输出连接部被连接至第二负电源电压_Vs2。
[0037]有利地，即使当第一 IC小片102a和第二 IC小片102b被配置来以不同电源电压操作时，连接器元件308a可使得第一 IC小片102a和第二 IC小片102b能够共用第一和第二 ESDP元件306a、306b。在一些实施方案中，连接器元件308a包括一个或多个二极管、可控硅整流器(SCR)或晶体管，如双极面结型晶体管(BJT)。例如，连接器元件308a可包括串联的两个二极管，其并联连接至串联的两个其它二极管。此外，连接器元件308a的每个输出连接部可连接在每一组两个串联二极管的二极管之间，并且一个或多个二极管可被配置来在正常操作期间以反向偏压模式操作。第一正电源电压+Vs1可保持大于或等于第二正电源电压+Vs2并且第一负电源电压-Vs1可保持小于或等于第二负电源电压_Vs2。连接器元件308a可将由E0S/ESD事件产生的电流在第一和第二正电源+Vs1和+Vs2与第一和第二负电源电压-VsjP -Vs2之间传送。然后，由E0S/ESD事件产生的电流可经由第一或第二 ESDP元件306a、306b来分流，这取决于例如触发特征，其可体现在具有更好的E0S/ESD保护能力或更高的E0S/ESD保护等级。在一些实施方案中，连接器元件308a中所包括的二极管或晶体管的数量可取决于不同供电干线之间的电压差。另外，在一些实施方案中，在不同供应干线之间的电压差可能较大时，连接器元件308a可包括一个或多个SCR而非一个或多个二极管或晶体管，因为一个或多个SCR可提供与串联的一个或多个二极管或晶体管类似的EOS/ESD保护能力或E0S/ESD保护等级，同时与一个或多个二极管或晶体管可能使用的IC小片的面积相比，使用更小的IC小片面积。连接器元件稍后结合图6、7和8来更详细地描述。
[0038]图4是IC组件400的实施例的示意性框图，在所述IC组件所包括的IC封装402中，一个IC由多于一个IC保护以免发生EOS/ESD事件。图4类似于图3，除了三个IC小片102a、102b、103c现在包括于IC封装402中并且两个连接器元件408a、408b连接至第三IC小片102c以外。
[0039]在图4中，第一 IC小片102a包括第一功能元件404a、第二 ESDP元件406a和第一连接器元件408a，其为并联连接。类似地，第二 IC小片102b包括第二功能元件404b、第二 ESDP元件406b和第二连接器元件408b，其为并联连接。第一 IC小片102a和第二 IC小片102b的示意图中的顶部连接部被连接至第一正电源电压+Vs1，并且第一 IC小片102a和第二 IC小片102b的示意图中的底部连接部被连接至第一负电源电压_VSl。第三IC小片102c包括并联连接的功能元件404c和ESDP元件406c。第三IC小片102c的示意图中的顶部连接部被连接至第二正电源电压+Vs2,并且第三IC小片102c的示意图中的底部连接部被连接至第二负电源电压-Vs2。第一连接器元件408a的输出连接部被连接至第二正电源电压+Vs2，并且第二连接器元件408b的输出连接部被连接至第二负电源电压-Vs2。
[0040]有利地，当第一 IC小片102a和第二 IC小片102b被配置来以与第三IC小片102c不同的电源电压操作时，第一和第二连接器元件408a、408b可使得第一 IC小片102a、第二IC小片102b和第三IC小片102c能够共用ESDP元件406a、406b和406c。在一些实施方案中，第一和第二连接器元件408a、408b包括一个或多个二极管、可控硅整流器(SCR)或晶体管，如双极面结型晶体管(BJT)。例如，每个连接器元件可包括串联连接的两个二极管。此外，每个连接器元件的输出连接部可连接在这一组两个串联二极管的二极管之间，并且一个或多个二极管可被配置来在正常操作期间以反向偏压模式操作。第一正电源电压+Vs1可保持大于或等于第二正电源电压+Vs2并且第一负电源电压-Vsl可保持小于或等于第二负电源电压_Vs2。第一和第二连接器元件408a、408b可将由E0S/ESD事件产生的电流在正电源电压+Vs1和+Vs2与负电源电压-Vs1和-Vs2之间传送。然后，由E0S/ESD事件产生的电流可经由ESDP元件406a、406b或406c中的一个或多个元件来分流,这取决于例如触发特征，其可体现在具有更好的E0S/ESD保护能力或更高的E0S/ESD保护等级。在一些实施方案中，第一和第二连接器元件408a、408b中所包括的二极管或晶体管的数量可取决于不同供电干线之间的电压差。另外，在一些实施方案中，在不同供应干线之间的电压差可能较大时，第一和第二连接器元件408a、408b可包括一个或多个SCR而非一个或多个二极管或晶体管，因为一个或多个SCR可提供与串联的一个或多个二极管或晶体管类似的E0S/ESD保护能力或E0S/ESD保护等级，同时与一个或多个二极管或晶体管可能使用的IC小片的面积相比，使用更小的IC小片面积。
[0041]图5是IC组件500的另一个实施例的示意性框图，在所述IC组件所包括的IC封装502中，一个IC由多于一个IC保护以免发生E0S/ESD事件。图5类似于图4，除了第三IC小片102c包括无源元件510c而非第三功能元件404c和第三ESDP元件406c以外。在以下情况时图5的配置可为有利的，即当第三IC小片102c连接至IC封装502的一个或多个外部连接部，以使得第三IC小片102c可具有对遭遇E0S/ESD事件的保护措施时。
[0042]在图5中，第一 IC小片102a包括第一功能元件504a、第一 ESDP元件506a和第一连接器元件508a，其为并联连接。类似地，第二 IC小片102b包括第二功能元件504b、第二ESDP元件506b和第二连接器元件508b，其为并联连接。第一 IC小片102a和第二 IC小片102b的示意图中的顶部连接部被连接至正电源电压+Vs，并且第一 IC小片102a和第二 IC小片102b的示意图中的底部连接部被连接至负电源电压-Vs。第三IC小片102c包括无源元件510c，如集成无源装置(IPD)。第三IC小片102c的示意图中的顶部连接部被连接至连接器元件508a的输出连接部，并且第三IC小片102c的示意图中的底部连接部被连接至连接器元件508b的输出连接部。
[0043]有利地，第一和第二连接器元件508a、508b可使得第一 IC小片102a、第二 IC小片102b和第三IC小片102c能够共用第一和第二 ESDP元件506a、506b。在一些实施方案中，第一和第二连接器元件508a、508b包括一个或多个二极管、可控硅整流器(SCR)或晶体管，如双极面结型晶体管(BJT)。例如，每个连接器元件可包括串联的两个二极管，并且连接器元件的输出连接部可连接至两个二极管之间。一个或多个二极管或晶体管可被配置来在正常操作期间以反向偏压模式操作。一个或多个二极管或晶体管可将由E0S/ESD事件产生的电流在正电源电压+Vs与负电源电压-Vs之间传送，并且反之亦然。然后，由E0S/ESD事件产生的电流可经由ESDP元件506a、506b中的任何一个或多个来分流，这取决于哪一个或多个元件具有更好E0S/ESD保护能力或更高E0S/ESD保护等级。作为另一个实施例，每个连接器元件可包括被配置来接通或断开的一个或多个SCR。当一个或多个SCR可在正常操作期间断开时，一个或多个SCR可例如将由E0S/ESD事件产生的电流在第一或第二连接器元件508a、508b的输出连接部与负电源电压-Vs之间传送。
[0044]电路图集成电路实施方案
[0045]图6示出IC组件的实施例的布置和电路图，在所述IC组件所包括的IC封装602中，一个IC小片由多于一个IC小片保护以免发生E0S/ESD事件。图6的电路图实施方案可对应于图2的示意性框图实施方案，其中IC小片与电耦合的电源连接部并联连接。图6的IC封装602封装第一 IC小片102a、第二 IC小片102b和第三IC小片102c，其为并联连接。图6的示意图中的第一 IC小片102a、第二 IC小片102b和第三IC小片102c的顶部连接部通过接合导线来电耦合至正电源电压或干线+Vs的来源。应了解，关于第一、第二和第三小片102a、102b、102c而言的“顶部”和“底部”仅仅是示意性表示并且不一定是指具体小片上的物理位置或定向。第一 IC小片102a、第二 IC小片102b和第三IC小片102c的底部连接部通过接合导线来电耦合至负电源电压或干线-Vs的来源。干线+Vs或干线-Vs的来源可为例如IC封装602内的电路板中的迹线或平面，其进而可连接至引脚以便连接至IC封装602外部。第一 IC小片102a和第二 IC小片102b包括并联连接的功能元件和ESDP元件。第三IC小片102c包括并联连接的功能元件和ESDP元件。
[0046]在一个非限制实施例中，第一 IC小片102a和第二 IC小片102b的功能元件可对应于高速放大器(HSA)，并且第三IC小片102c的功能元件可对应于电流反馈放大器(CFA)。在一个实施例中，第一 IC小片102a和第二 IC小片102b的每个ESDP元件可为使用SiGe工艺制造的有源瞬态触发双极供电钳。有源瞬态触发双极供电钳可响应于随着时间的电压变化来触发以便分流电流。另外，有源瞬态触发双极供电钳可包括电流放大特征以便放大放电能力、降低通态电阻并且实现正电源与负电源之间的完全放电。第三IC小片102c的ESDP元件可为使用第一代双极工艺制造的反向偏压二极管，其依赖于二极管面结击穿以便实现E0S/ESD保护。因此，与第一 IC小片102a和第二 IC小片102b的ESDP元件相比，第三IC小片102c的ESDP元件可提供更有限的E0S/ESD保护。此外，与第三IC小片102c的ESDP元件相比，第一 IC小片102a和第二 IC小片102b的ESDP元件可提供更好E0S/ESD保护能力或更高EOS/ESD保护等级。
[0047]有利地，第一 IC小片102a、第二 IC小片102b和第三IC小片102c的连接的电源使得IC小片能够共用ESDP元件。因为第一 IC小片102a和第二 IC小片102b的ESDP元件可提供更好的E0S/ESD保护能力或更高的E0S/ESD保护等级，所以在由E0S/ESD事件产生的电流可能另外通过第三IC小片102c的ESDP元件来分流之前，电流可经由第一 IC小片102a或第二 IC小片102b的ESDP元件来分流。
[0048]图7示出IC组件的另一个实施例的布置和电路图，在所述IC组件所包括的IC封装702中，一个IC由多于一个IC保护以免发生E0S/ESD事件。图7的电路图实施方案可对应于图4的示意性框图实施方案，其中两个IC小片与电耦合的电源连接部并联连接，并且进一步经由连接器元件连接至第三IC小片。
[0049]图7的IC封装702封装第一 IC小片102a、第二 IC小片102b和第三IC小片102c。第一 IC小片102a和第二 IC小片102b的顶部连接部通过接合导线来电耦合至正电源电压或干线+Vsl的来源。第一 IC小片102a和第二 IC小片102b的底部连接部通过接合导线来电耦合至负电源电压或干线-Vsl的来源。干线+Vs或干线-Vs的来源可为例如IC封装702内的电路板中的迹线或平面，其进而可连接至引脚以便连接至IC封装702外部。第一IC小片102a和第二 IC小片102b包括功能元件、ESDP元件和连接器元件(例如，在所说明的实施例中展示为二极管)，其为并联连接。第三IC小片102c包括并联连接的功能元件和ESDP元件。第三IC小片102c的顶部连接部通过接合导线电耦合至正电源电压或干线+Vs2。第三IC小片102c的底部连接部通过接合导线电耦合至负电源电压或干线-Vs2。第一 IC小片102a和第二 IC小片102b的连接器元件(在所说明的实施例中的串联连接的若干组两个二极管)的输出连接部分别连接至正电源电压+Vs2和负电源电压_Vs2。
[0050]在一些实施方案中，连接器元件的输出连接部可有利地利用一个或多个IC小片的否则不使用的引脚，如预先指定为“无连接”(NC)引脚的引脚、额外焊盘或虚设焊盘。由于以前存在的NC引脚在正常情况下不连接至每个IC小片的功能元件，因此额外E0S/ESD保护不应有损于IC小片的一个或多个功能元件的性能或特征。当然，在预先指定的NC引脚用于E0S/ESD保护之后，引脚应不再指定为NC。当NC引脚可能不可用于一个或多个IC小片上时，可执行IC小片修正以便并入NC引脚或接合焊盘，或ESDP元件可并入NC引脚或接合焊盘之下。此外，一个或多个NC引脚可使用一个或多个SCR或基于升降压二极管的方法来参考接地，以便将来自E0S/ESD事件的电流分流而远离一个或多个功能元件。
[0051]有利地，第一 IC小片102a和第二 IC小片102b的连接器元件使得第一 IC小片102a、第二 IC小片102b和第三IC小片102c能够共用ESDP元件。因为第一 IC小片102a和第二 IC小片102b的ESDP元件可提供更好的E0S/ESD保护能力或更高的E0S/ESD保护等级，所以在由E0S/ESD事件产生的电流可能另外通过第三IC小片102c的ESDP元件来分流之前，电流应经由第一 IC小片102a或第二 IC小片102b的ESDP元件来分流。
[0052]图8示出包括IC封装802的IC组件的实施例的布置和电路图，其示出从IC封装802的一个引脚到IC封装802的另一个引脚的ESD路径。图8的电路图实施方案可对应于图5的示意性框图实施方案，其中两个IC小片与电耦合的电源连接部并联连接，并且进一步经由连接器元件连接至第三IC小片。如关于图5所讨论，在以下情况时图8的配置可为有利的，即当第三IC小片102c连接至IC封装802的一个或多个外部连接部(例如，如经由引脚12、引脚20或引脚23，如图8中示出)，以使得第三IC小片102c具有遭遇EOS/ESD事件的保护措施时。
[0053]图8的IC封装802封装第一 IC小片102a、第二 IC小片102b和第三IC小片102c。在所说明的配置中，第一小片102a和第二小片102b堆叠于第三小片102c顶部上。第一 IC小片102a和第二 IC小片102b的顶部连接部通过接合导线来电耦合至正电源电压或干线+Vs的来源。第一 IC小片102a和第二 IC小片102b的底部连接部通过接合导线来电耦合至负电源电压或干线-Vs的来源。干线+Vs或干线-Vs的来源可为例如IC封装602内的电路板中的迹线或平面，其进而可连接至引脚以便连接至IC封装602外部。另外，应了解，关于第一、第二或第三小片102a、102b、102c而言的“顶部”和“底部”仅仅是示意性表示并且不一定是指具体小片上的物理位置或定向。第一 IC小片102a和第二 IC小片102b包括功能元件、ESDP元件和连接器元件(例如，在所说明的实施例中展示为二极管)，其为并联连接。第三IC小片102c包括IB)并且可不包括ESDP元件。第三IC小片102c的顶部连接部电耦合至第一 IC小片102a的连接器元件的输出连接部，并且第三IC小片102c的底部连接部电耦合至第二 IC小片102b的连接器元件的输出连接部。
[0054]在一些实施方案中，连接器元件的输出连接部可有利地利用一个或多个IC小片的否则不使用的引脚，如预先指定为NC引脚的引脚、额外焊盘或虚设焊盘。由于以前存在的NC引脚在正常情况下不连接至每个IC小片的功能元件，因此额外E0S/ESD保护不应有损于IC小片的一个或多个功能元件的性能或特征。当然，在预先指定的NC引脚用于EOS/ESD保护之后，引脚应不再指定为NC。当NC引脚可能不可用于一个或多个IC小片上时，可执行IC小片修正以便并入NC引脚或接合焊盘，或ESDP元件可并入NC引脚或接合焊盘之下。此外，一个或多个NC弓I脚可使用一个或多个SCR或基于升降压二极管的方法来参考接地，以便将来自E0S/ESD事件的电流分流而远离一个或多个功能元件。
[0055]有利地，第一 IC小片102a和第二 IC小片102b的连接器元件使得第一 IC小片102a、第二 IC小片102b和第三IC小片102c能够共用ESDP元件。在所说明的实施例中，与第二 IC小片102b的ESDP元件相比，第一 IC小片102a的ESDP元件可具有更好E0S/ESD保护能力或更高E0S/ESD保护等级。因此，除了将电流分流而远离第一 IC小片102a的功能元件之外，第一 IC小片102a的ESDP元件可将由E0S/ESD事件产生的电流分流而远离第二 IC小片102b和第三IC小片102c。这样可允许IC组件有资格用于第二 IC小片102b和第三IC小片102c否则将不符合要求的应用。然而，因为第一 IC小片102a和第二 IC小片102b，以及第三IC小片102c可共用ESDP元件，所以IC组件的每个IC小片可具有共同E0S/ESD保护能力或E0S/ESD保护等级，其等于IC封装802中所封装的个别ESDP元件的最佳E0S/ESD保护能力或最高E0S/ESD保护等级。
[0056]一个实例静电放电路径在图8中示出。所述静电放电路径展示为一系列虚线箭头，其描绘穿过第一 IC小片102a、第二 IC小片102b和第三IC小片102c的部件的路径。最初，第三IC小片102c经由IC封装802的INl引脚23而遭遇静电放电。由所述静电放电产生的电流从INl引脚23行进至第三IC小片102c的焊盘804。然后，电流从第三IC小片102c行进至第一 IC小片102a的NC引脚。接着，电流经由最近的二极管移动至正电源+Vs0然后，第一 IC小片102a的ESDP元件806将电流分流至负电源-Vs。最终，电流经由最后一个二极管传送至IC封装802的OUT-引脚15。如图可见，第一 IC小片102a的ESDP元件有效地保护第二 IC小片102b和第三IC小片102c以免由静电放电产生的电流所造成的损坏。
[0057]封装工艺实施方案
[0058]图9是将IC小片置于IC封装内的工艺900的实施方案。为了将IC小片置于IC封装内，IC小片和封装可加以处理以便降低E0S/ESD事件危害一个或多个IC小片的可能性。具体地说，IC小片和封装可加以处理以使得在IC小片连接至IC封装的引脚之前将一个或多个IC小片的ESDP元件在IC小片之间连接并且共用，如本公开所讨论。因此，在IC小片连接至IC封装的引脚之前，可经由IC封装的引脚来保护IC小片以免发生E0S/ESD事件。
[0059]在方框905处，将IC小片置于IC封装内。在方框910处，将具有无源部件的IC小片连接至具有有源部件的IC小片。例如，图8的第三IC小片102c可连接至图8的第一 IC小片102a和第二 IC小片102b。在方框915处，将具有有源部件的IC小片的电源连接部相连接。例如，图8的第一 IC小片102a和第二 IC小片102b的+Vs引脚可通过接合导线来连接，如图8中示出。在方框920处，将电源连接部连接至IC封装。例如，图8的第一 IC小片102a的+Vs引脚可连接至图8的IC封装802的+Vs引脚22，并且第二 IC小片102b的+Vs引脚可连接至图8的IC封装802的+Vs引脚21。另外，IC封装的接地引线可连接至IC封装的一个或多个IC小片。在方框925处，将IC小片的输入和输出连接部连接至IC封装。例如，图8的第一 IC小片102a的IN+和IN-引脚和第三IC小片102c的输入引脚可连接至IC封装802的IN+引脚3和IN-引脚4，并且图8的第二 IC小片102b的OUT-和OUT+引脚和第三IC小片102c的输出引脚可连接至图8的IC封装的OUT-引脚15和OUT+引脚16。在一些实施方案中，可首先连接与其它IC小片相比具有更好E0S/ESD保护能力或更高E0S/ESD保护等级的IC小片的输入和输出引脚。
[0060]应用
[0061]尽管一些系统在上文中已被说明为包括两个或三个IC小片且每个小片具有一个ESDP元件或不具有ESDP元件，但可以包括更多或更少的IC小片和ESDP元件以满足系统规格。
[0062]采用上述保护方案的装置可以被实施到各种电子设备和接口应用中。所述电子设备的实例可以包括但不限于:消费电子产品、消费电子产品零件、电子测试设备、高稳健性工业和汽车应用等。电子设备的实例还可以包括光学网络或其它通信网络的电路。消费电子产品可以包括但不限于:移动电话、电话、电视、计算机监视器、计算机、手持式计算机、个人数字助理(PDA)、汽车、车辆发动机管理控制器、传输控制器、座椅安全带控制器、防锁制动系统控制器、摄像录像机、相机、数字相机、便携式存储芯片、洗衣机、干燥机、洗衣机/干燥机、复印机、传真机、扫描仪、多功能外围设备等。另外，电子器件可以包括半成品，包括用于工业、医学以及汽车应用的那些。
[0063]以上描述和权利要求书可能将元件或特征称作是“连接(connected) ”或“联接(coupled)”在一起。除非另外指明，否则本文所用术语“连接”是指一个元件/特征直接或间接连接至另一元件/特征，并且不一定是机械连接。同样，除非另外指明，否则本文所用术语“联接”是指一个元件/特征直接或间接联接至另一元件/特征，并且不一定是机械联接。因此，尽管附图中所示出的各种示意图描绘的是元件和部件的实例布置，但另外的介入元件、设备、特征或部件也可以存在于实际实施方案中(假定所描绘的电路的功能性不会受到不利影响)。
[0064]尽管已经根据某些实施方案对本发明进行描述，但对本领域的普通技术人员显而易见的其它实施方案也在本发明的范围内，其中包括并未完全提供在此阐明的所有特征和优点的实施方案。此外，可以组合上述各种实施方案以提供进一步的实施方案。另外，在一个实施方案的上下文中示出的某些特征也可以并入其它实施方案中。因此，本发明的范围仅仅参照所附权利要求书进行界定。
【权利要求】
1.一种装置，其包括: 封装，其包围至少第一集成电路小片和第二集成电路小片； 附接至所述封装的所述第一集成电路小片，所述第一集成电路小片包括一个或多个电气过应力/静电放电(EOS/ESD)保护电路；以及 附接至所述封装的所述第二集成电路小片，所述第二集成电路小片电连接至所述第一集成电路小片，以使得所述第二集成电路小片中的至少一个部件由所述第一集成电路小片保护以免发生EOS/ESD。
2.如权利要求1所述的装置: 其中所述第一集成电路小片进一步包括功能集成电路；并且 其中所述第二集成电路进一步包括功能集成电路和其自己的一个或多个EOS/ESD保护电路。
3.如权利要求2所述的装置，其中所述第一集成电路小片和所述第二集成电路小片的每个功能集成电路包括放大器、振荡器、混频器、滤波器、锁相环、调制器、解调器、编码器、解码器、信号处理器、均衡器、接收器、发射器、定时器、微处理器、存储器或转换器。
4.如权利要求1所述的装置: 其中所述第一集成电路小片进一步包括功能集成电路；并且 其中所述第二集成电 路小片进一步包括集成无源装置小片。
5.如权利要求1所述的装置，其中所述第二集成电路小片通过接合导线来电连接至所述第一集成电路小片。
6.如权利要求1所述的装置，其中所述第二集成电路小片的电源连接部被电连接至所述第一集成电路小片。
7.如权利要求1所述的装置，其中所述第二集成电路小片的电源连接部通过接合导线来电连接至所述第一集成电路小片的电源连接部。
8.如权利要求1所述的装置，其中所述第二集成电路小片的电源连接部通过一个或多个二极管或者一个或多个可控硅整流器来电连接至所述第一集成电路小片的电源连接部。
9.如权利要求8所述的装置，其中所述第一集成电路小片的所述电源连接部被配置来在第一电压下进行操作，并且所述第二集成电路小片的所述电源连接部被配置来在不同于所述第一电压的第二电压下进行操作。
10.如权利要求9所述的装置，其中所述一个或多个二极管被配置来在反向偏压模式下进行操作。
11.一种提供保护以免发生电气过应力/静电放电(EOS/ESD)的方法，所述方法包括: 将至少第一集成电路小片和第二集成电路小片组装在共同封装内，其中所述第一集成电路小片包括一个或多个EOS/ESD保护电路；以及 通过所述第一集成电路小片的至少一个EOS/ESD保护电路来保护所述第二集成电路小片的至少一个部件。
12.如权利要求11所述的方法: 其中所述第一集成电路小片进一步包括功能集成电路；并且 其中所述第二集成电路进一步包括功能集成电路和其自己的一个或多个EOS/ESD保护电路。
13.如权利要求12所述的方法，其中所述第一集成电路小片和所述第二集成电路小片的每个功能集成电路包括放大器、振荡器、混频器、滤波器、锁相环、调制器、解调器、编码器、解码器、信号处理器、均衡器、接收器、发射器、定时器、微处理器、存储器或转换器。
14.如权利要求11所述的方法: 其中所述第一集成电路小片进一步包括功能集成电路；并且 其中所述第二集成电路小片进一步包括集成无源装置小片。
15.如权利要求11所述的方法，其中所述第二集成电路小片通过接合导线来电连接至所述第一集成电路小片。
16.如权利要求11所述的方法，其中所述第二集成电路小片的电源连接部被电连接至所述第一集成电路小片。
17.如权利要求11所述的方法，其中所述第二集成电路小片的电源连接部通过接合导线来电连接至所述第一集成电路小片的电源连接部。
18.如权利要求11所述的方法，其中所述第二集成电路小片的电源连接部通过一个或多个二极管或者一个或多个可控硅整流器来电连接至所述第一集成电路小片的电源连接部。
19.如权利要求18所述的方法，其中所述第一集成电路小片的所述电源连接部被配置来在第一电压下进行操作，并且所述第二集成电路小片的所述电源连接部被配置来在不同于所述第一电压的第二电压下进行操作。
20.如权利要求19所述的方法，其中所述一个或多个二极管被配置来在反向偏压模式下进行操作。`
【文档编号】H01L23/62GK103681630SQ201310411055
【公开日】2014年3月26日 申请日期:2013年9月11日 优先权日:2012年9月11日
【发明者】S·帕萨萨拉希, C·埃尔-库利, F·萨托斯, N·R·卡特 申请人:美国亚德诺半导体公司