SiCMOS电容及制造方法

SiC MOS电容及制造方法
【专利摘要】本发明涉及一种SiC?MOS电容及制造方法。SiC?MOS电容包括：SiC衬底、栅介质层以及正负电极；SiC衬底层上设有SiC外延层；栅介质层包括上层SiO2过渡层、HfxAl1-xON层和下层SiO2过渡层；SiC外延层上设有下层SiO2过渡层，下层SiO2过渡层上设有HfxAl1-xON层，HfxAl1-xON层上设有上层SiO2过渡层；正负电极分别与上层SiO2过渡层的表面和SiC衬底的背面连接。本发明可以减小栅漏电流，改善了器件的耐压能力，提高了器件的可靠性。
【专利说明】SiC MOS电容及制造方法
【技术领域】
[0001]本发明涉及一种SiC MOS电容及制造方法，尤其涉及一种S12MfxAlhCWS12复合栅介质的SiCMOS电容及制造方法。
【背景技术】
[0002]碳化硅(SiC)材料作为第三代半导体的典型代表，以其优良的物理化学特性成为制作高温、高功率、高频及高抗辐照器件的理想材料。SiC材料与以Si代表的第一代半导体材料和以GaAs为代表的第二代半导体材料相比具有禁带宽度大、临界击穿电场高、热导率高等优点，因此目前对于SiC材料和器件、工艺的研发成为微电子技术研究领域的热点。与其它的宽禁带半导体相比，SiC材料的一个显著的优点就是可以通过热氧的方法在其表面直接生成S12，这就意味着SiC材料是制作大功率金属-氧化层半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,M0SFET)及绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor, IGBT)等 Si02/SiC 金属氧化物半导体(Metal OxideSemiconductor, M0S)器件的理想材料。
[0003]由于SiC材料的临界击穿电场很高，约为3X106V/cm，因而在器件反向阻断的条件下，当SiC内部的电场达到该临界值之后S12中的电场最大值就达到了约7.5X106V/cm,如此高的电场强度会导致器件的可靠性变的很糟糕。因此，目前研究采用何种新工艺手段来改善Si02/SiC界面特性，降低界面态密度，并提高栅介质承受电场的能力成为了一个SiC器件研究中备受关注的领域。
[0004]目前，改善Si02/SiC界面特性的主要的手段是对Si02/SiC界面进行氮化处理，既采用在NO或N2O的环境中对S12层进行退火处理或者利用N+离子注入的方法对Si02/SiC界面进行氮化。采用高k介质材料，如用HfO2, Al2O3代替S12层作为MOS器件介质材料，这种方法虽然在一定程度改善了介质层的耐压能力，但是该工艺不能有效的降低器件的界面态密度，并且高k材料引入的陷阱导致栅漏电流过大，由于栅漏电流限制了栅介质承受较高的电场。

【发明内容】

[0005]本发明的目的是针对现有技术的缺陷，提供一种
[0006]为实现上述目的，本发明提供了一种SiCMOS电容及制造方法，可以降低界面态密度，减小栅漏电流，并同时改善介质层的耐压能力，提高栅介质的可靠性。
[0007]为实现上述目的，本发明提供了一种SiCMOS电容，所述SiC MOS电容包括:SiC衬底、栅介质层以及正负电极；
[0008]所述SiC衬底层上设有SiC外延层；
[0009]所述栅介质层包括上层S12过渡层、HfxAlhON层和下层S12过渡层；所述SiC外延层上设有所述下层S12过渡层，所述下层S12过渡层上设有所述HfxAlhON层，所述HfxAVxON层上设有所述上层S12过渡层；[0010]所述正负电极分别与所述上层S12过渡层的表面和所述SiC衬底的背面连接；[0011 ] 所述SiC衬底为N型重掺杂SiC衬底层，所述SiC外延层为N型轻掺的SiC外延层。
[0012]进一步的，所述SiC外延层厚度为10-100 μ m，掺杂浓度为I X 1015_5X 1015cm_3。
[0013]进一步的，所述上层S12过渡层和下层S12过渡层的厚度为l_15nm。
[0014]进一步的，所述HfxAlhON层的厚度为10nm-30nm。
[0015]本发明还提供了一种SiC MOS电容的制造方法，所述方法包括:
[0016]步骤1，将SiC衬底上的N型SiC外延层进行清洗处理，在温度为1050±5°C的条件下，干氧氧化一层厚度为lnm-15nm的S12作为下层S12过渡层；
[0017]步骤2，依次完成在Ar气环境中退火、在湿氧环境中湿氧氧化退火和在Ar气环境中冷却处理；
[0018]步骤3，利用原子层淀积的方法，在退火和冷却处理后的下层S12S渡层上淀积一层厚度为10nm-30nm 的栅介质HfxAVxON作为HfxAVxON层；
[0019]步骤4，利用原子层淀积的方法，在HfxAVxON层上淀积一层厚度为l_15nm的S12作为上层S12过渡层，再在温度为750±5°〇的队气环境中退火8min ；
[0020]步骤5，利用磁控溅射的方法在所述上层S12过渡层上表面溅射金属Al作为正电极，在所述SiC衬底的背面溅射金属Al作为负电极，再在温度为400±5°C的Ar气环境中退火 30min。
[0021]进一步的，所述步骤2中在Ar气环境中退火，具体为，在退火温度为1050±5°C，退火时间为30min,进行Ar气环境中退火。
[0022]进一步的，所述步骤2中在湿氧环境中湿氧氧化退火，具体为，在退火温度为950 ± 5 °C，退火时间为Ih，在湿氧环境中湿氧氧化退火。
[0023]进一步的，所述步骤2中在Ar气环境中冷却处理，具体为，以3°C /min的速率在Ar气环境中冷却。
[0024]进一步的，所述步骤3中淀积一层厚度为10nm-30nm的栅介质HfxAlhON,具体为，淀积温度为200°C _300°C，淀积时间为lh-2h，淀积一层厚度为10nm-30nm的栅介质HfxAVx0N。
[0025]进一步的，所述步骤4中在HfxAlhON层上淀积一层厚度为l_15nm的S12，具体为，淀积温度为200°C _500°C，淀积时间为15min-60min，在HfxAVxON层上淀积一层厚度为l-15nm 的 S120
[0026]本发明本发明可以减小栅漏电流，改善了器件的耐压能力，提高了器件的可靠性。【专利附图】

【附图说明】
[0027]图1为本发明SiC MOS电容的示意图；
[0028]图2为本发明SiC MOS电容的制造方法的流程图。
【具体实施方式】
[0029]下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
[0030]图1为本发明SiC MOS电容的示意图，如图所示，本发明包括:SiC衬底1、栅介质层2以及正负电极3。
[0031]具体的，SiC衬底层I上设有SiC外延层10。
[0032]栅介质层2包括上层S12过渡层ZUHfxAVxON层20和下层S12过渡层22 ;SiC外延层10上设有下层S12过渡层22，下层S12过渡层22上设有HfxAl^ON层20，HfxAl^ON层20上设有上层S12过渡层21。
[0033]正负电极3分别与上层S12过渡层21的表面和SiC衬底I的背面连接。具体地，是在SiC衬底I的背面和上层S12过渡层21的表面溅射金属Al，厚度为200nm，分别作为该电容的正负电极3。
[0034]进一步的，SiC衬底I为N型重掺杂SiC衬底层，SiC外延层10为N型轻掺的SiC外延层。
[0035]具体的，SiC外延层10厚度为10-100 μ m，掺杂浓度为I X 1015-5X 11W0上层S12过渡层21和下层S12过渡层22的厚度为l-15nm。HfxAVxON层20的厚度为10nm_30nmo
[0036]由上层S12过渡层、HfxAlhON层和下层S12过渡层的栅介质层是一种复合栅介质层结构，以降低栅介质层与SiC界面的界面态密度，减小栅介质层漏电流，改善栅介质层的耐压能力，提高器件的可靠性。 [0037]图2为本发明SiC MOS电容的制造方法的流程图，如图所示，本发明包括如下步骤:
[0038]步骤1，将SiC衬底上的N型SiC外延层进行清洗处理，在温度为1050±5°C的条件下，干氧氧化一层厚度为lnm-15nm的S12作为下层S12过渡层；
[0039]步骤2，依次完成在Ar气环境中退火、在湿氧环境中湿氧氧化退火和在Ar气环境中冷却处理；
[0040]步骤3，利用原子层淀积的方法，在退火和冷却处理后的下层S12过渡层上淀积一层厚度为10nm-30nm的栅介质HfxAVxON作为HfxAVxON层；
[0041]步骤4，利用原子层淀积的方法，在HfxAVxON层上淀积一层厚度为l_15nm的S12作为上层S12过渡层，再在温度为750±5°〇的队气环境中退火8min ；
[0042]步骤5，利用磁控溅射的方法在上层S12过渡层上表面溅射金属Al作为正电极，在SiC衬底的背面溅射金属Al作为负电极，再在温度为400±5°C的Ar气环境中退火30mino
[0043]本发明SiC MOS电容的制造方法的实施例1包括如下步骤:
[0044]步骤101，生长N型SiC外延层。
[0045]将厚度为380 μ m,掺杂浓度为5 X 1018cm_3的N型SiC衬底材料置于SiC外延生长炉中，生长温度1570°C，生长一层厚度为10 μ m,掺杂浓度为5 X 115CnT3的N型SiC外延片。
[0046]步骤102，对所生长的N型SiC外延片进行预处理。
[0047]102.1，用去离子水对N型SiC外延片进行超声清洗；
[0048]102.2，用浓渡为80%硫酸对SiC外延片进行清洗，煮1min后，浸泡30min ；
[0049]102.3，用去离子水清洗SiC外延片数遍；
[0050]102.4，用比例为5:1:1的H20、H2O2及盐酸组成的混合液，将SiC外延片在温度为80°C的混合液中浸泡5min，用氢氟酸溶液清洗，再用去离子水清洗数遍，最后用红外灯烘干。
[0051]步骤103,干氧氧化S12层。
[0052]将预处理后的N型SiC外延片置于氧化炉中，氧化温度为1050±5°C，在干氧氛围中氧化一层厚度为1nm的S12，作为下层S12过渡层。
[0053]步骤104，退火及冷却处理。
[0054]104.1，将氧化后的N型SiC外延片置于在Ar气氛围中退火，退火温度为1050 ± 5 °C，退火时间为30min ；
[0055]104.2，将退火后的SiC外延片置于湿氧氛围中进行湿氧氧化退火，退火温度为950±5°C，退火时间为Ih ；
[0056]104.3，将退火后的SiC外延片置于Ar气氛围中以3°C /min的速率冷却。
[0057]步骤105，淀积栅介质材料HfxAlhOt
[0058]在冷却处理后的SiC外延片上采用原子层淀积的方法淀积一层30nm厚的HfxAl1^xON,作为HfxAVxON层，淀积温度为300°C，淀积时间为此。
[0059]步骤106,淀积上层S12过渡层及退火。
[0060]106.1，采用原子层淀积的方法在栅介质HfxAVxON淀积一层1nm厚的S12,作为上层S12过渡层，淀积温度为200°C，淀积时间为Ih ；
[0061]106.2，将淀积后的SiC外延片在队氛围中退火，退火温度为750±5°C，退火时间为 8min。
[0062]步骤107,派射金属Al电极及退火。
[0063]107.1，在退火后的SiC外延片上，利用磁控溅射的方法在上层S12过渡层表面溅射金属Al作为正电极,在SiC外延片的背面派射金属Al作为负电极；
[0064]107.2，将溅射电极后的SiC外延片置于温度为400 ± 5 °C的Ar气环境中退火30mino
[0065]本发明SiC MOS电容的制造方法的实施例2包括如下步骤:
[0066]步骤201，生长N型SiC外延层。
[0067]将厚度为380 μ m,掺杂浓度为5 X 1018cm_3的N型SiC衬底材料置于SiC外延生长炉中，生长温度1570°C，生长一层厚度为50 μ m,掺杂浓度为2 X 115CnT3的N型SiC外延片。
[0068]步骤202，对所生长的N型SiC外延片进行预处理。
[0069]202.1，用去离子水对N型SiC外延片进行超声清洗；
[0070]202.2，用浓渡为80%硫酸对SiC外延片进行清洗，煮1min后，浸泡30min ；
[0071]202.3，用去离子水清洗SiC外延片数遍；
[0072]202.4，用比例为5:1:1的H20、H2O2及盐酸组成的混合液，将所述的SiC外延片在温度为80°C的混合液中浸泡5min，用氢氟酸溶液清洗，再用去离子水清洗数遍，最后用红外灯烘干。
[0073]步骤103，干氧氧化S12层。
[0074]将预处理后的N型SiC外延片置于氧化炉中，氧化温度为1050±5°C，在干氧氛围中氧化一层厚度为8nm的S12，作为下层S12过渡层。
[0075]步骤104，退火及冷却处理。
[0076]104.1，将氧化后的N型SiC外延片置于在Ar气氛围中退火，退火温度为1050 ± 5 °C，退火时间为30min ；
[0077]104.2，将退火后的SiC外延片置于湿氧氛围中进行湿氧氧化退火，退火温度为950±5°C，退火时间为Ih ；
[0078]104.3，将退火后的SiC外延片置于Ar气氛围中以3°C /min的速率冷却。
[0079]步骤105，淀积栅介质材料HfxAlhOt
[0080]在冷却处理后的SiC外延片上采用原子层淀积的方法淀积一层20nm厚的HfxAVxON，作为HfxAVxON层，淀积温度为250°C，淀积时间为1.5h。
[0081]步骤106,淀积上层S12过渡层及退火。
[0082]106.1，采用原子层淀积的方法在栅介质HfxAVxON淀积一层8nm厚的S12,作为上层S12过渡层，淀积温度为200°C，淀积时间为40min ；
[0083]106.2，将淀积后的SiC外延片在队氛围中退火，退火温度为750±5°C，退火时间为 8min。
[0084]步骤107，溅射Al电极及退火。
[0085]107.1，在退火后的SiC外延片上，利用磁控溅射的方法在上层S12过渡层表面溅射金属Al作为正电极,在SiC外延片的背面派射金属Al作为负电极；
[0086]107.2,将派射电极后的SiC外延片置于温度为400±5°C的Ar气环境中退火30mino
[0087]本发明SiC MOS电容的制造方法的实施例3包括如下步骤:
[0088]步骤301，N型SiC外延层生长。
[0089]将厚度为380 μ m掺杂浓度为5 X 118CnT3的N型SiC衬底片置于SiC外延炉生长中，生长温度1600°C，生长一层厚度为100 μ m,掺杂浓度为I X 115CnT3的N型SiC外延层。
[0090]步骤302，对所生长的N型SiC外延片进行预处理。
[0091]302.1，用去离子水对N型SiC外延片进行超声清洗；
[0092]302.2，用浓渡为80%硫酸对SiC外延片进行清洗，煮1min后，浸泡30min ；
[0093]302.3，用去离子水清洗SiC外延片数遍；
[0094]302.4，比例为5:1:1的H20、H2O2及盐酸组成的混合液，将所述的SiC外延片在温度为80°C混合液中浸泡5min，用氢氟酸溶液清洗，再用去离子水清洗数遍，最后用红外灯烘干。
[0095]步骤303，干氧氧化S12层。
[0096]将预处理后的N型SiC外延片置于氧化炉中，氧化温度为1050±5°C，在干氧氛围中氧化一层厚度为15nm的S12，作为下层S12过渡层。
[0097]步骤304，退火及冷却处理。
[0098]304.1，将氧化后的N型SiC外延片置于在Ar气氛围中退火，退火温度为1050 ± 5 °C，退火时间为30min ；
[0099]304.2，将退火后的SiC外延片置于湿氧氛围中湿氧氧化退火，退火温度为950±5°C，退火时间为Ih ；
[0100]304.3，将退火后的SiC外延片置于Ar气氛围中以3°C /min的速率冷却。
[0101]步骤305，淀积栅介质材料HfxAlhONc
[0102]在冷却处理后的SiC外延片上采用原子层淀积的方法淀积一层1nm厚的HfxAVxON，作为HfxAVxON层，淀积温度为200°C，淀积时间为lh。
[0103]步骤306，淀积上层S12过渡层及退火。
[0104]306.1，采用原子层淀积的方法在栅介质HfxAVxON淀积一层15nm厚的S12，作为上层S12过渡层，淀积温度为300°C，淀积时间为Ih ；
[0105]306.2，将淀积后的SiC外延片在队氛围中退火，退火温度为750±5°C，退火时间为 8min。
[0106]步骤G，溅射Al电极及退火。
[0107]306.3，在退火后的SiC外延片上，利用磁控溅射的方法在上层S12过渡层表面溅射金属Al作为正电极,在SiC外延片的背面派射金属Al作为负电极；
[0108]306.4，将溅射电极后的SiC外延片置于温度为400±5°C的Ar气环境中退火30mino
[0109]本发明具有如下优点:
[0110]I)本发明由于在SiC外延片上采用原子层淀积的方法淀积了 HfxAVxON作为SiCMOS电容的栅介质，该栅介质材料中的N原素可以与SiC外延片与栅介质的界面和近界面处未成键的Si和C形成Si = N，N = C，从而缓和界面应力，减少悬挂键，改善界面特性，减小栅漏电流；
[0111]2)本发明由于采用栅介质材料HfxAlhON的介电常数大于20，从而提高了该介质层的最大临界电场，改善了器件的耐压能力，提高了器件的可靠性；
[0112]3)本发明由于采用湿氧氧化退火工艺，该退火工艺过程中存在离化的氢离子可以有效地钝化SiC外延片与栅介质界面和近界面处存在的C簇，起到进一步降低界面态密度的作用。
[0113]4)本发明采用上下两层S12过渡层，S12的禁带宽度为8.9eV, Si02/SiC有较大的势垒高度，所以，下层S12过渡层大大的阻碍了 SiC外延层中的电子经栅介质隧穿至栅电极，从而减小栅漏电流。High k栅介质相比于热氧化形成的S12有大量的陷阱，陷阱辅助隧穿同样会增加栅漏电流，上层S12过渡层阻碍了 Highk栅介质陷阱中的电子隧穿至栅电极，并且，该S12过渡层阻碍了栅电极中电子隧穿至SiC外延层，从而减小栅漏电流，提高了器件的可靠性。
[0114]以上所述的【具体实施方式】，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的【具体实施方式】而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种SiC MOS电容，其特征在于，所述SiC MOS电容包括:SiC衬底、栅介质层以及正负电极； 所述SiC衬底层上设有SiC外延层； 所述栅介质层包括上层S12过渡层、HfxAlhON层和下层S12过渡层；所述SiC外延层上设有所述下层S12过渡层，所述下层S12过渡层上设有所述HfxAVxON层，所述HfxAVxON层上设有所述上层S12过渡层； 所述正负电极分别与所述上层S12过渡层的表面和所述SiC衬底的背面连接； 所述SiC衬底为N型重掺杂SiC衬底层，所述SiC外延层为N型轻掺的SiC外延层。
2.根据权利要求1所述的SiCMOS电容，其特征在于，所述SiC外延层厚度为10-100 μ m,掺杂浓度为 I X 1015-5 X 1015cnT3。
3.根据权利要求1所述的SiCMOS电容，其特征在于，所述上层S12过渡层和下层S12过渡层的厚度为l_15nm。
4.根据权利要求1所述的SiCMOS电容，其特征在于，所述HfxAlhON层的厚度为10nm_30nmo
5.—种SiCMOS电容的制造方法，其特征在于，所述方法包括: 步骤1，将SiC衬底上的N型SiC外延层进行清洗处理，在温度为1050 ± 5°C的条件下，干氧氧化一层厚度为lnm-15nm的S12作为下层S12过渡层； 步骤2，依次完成在Ar气环境中退火、在湿氧环境中湿氧氧化退火和在Ar气环境中冷却处理； 步骤3，利用原子层淀积的方法，在退火和冷却处理后的下层S12过渡层上淀积一层厚度为10nm-30nm的栅介质HfxAVxON作为HfxAVxON层； 步骤4，利用原子层淀积的方法，在HfxAlhON层上淀积一层厚度为l-15nm的S12作为上层S12过渡层，再在温度为750±5°〇的队气环境中退火8min ； 步骤5，利用磁控溅射的方法在所述上层S12过渡层上表面溅射金属Al作为正电极，在所述SiC衬底的背面溅射金属Al作为负电极，再在温度为400±5°C的Ar气环境中退火30mino
6.根据权利要求5所述的SiCMOS电容的制造方法，其特征在于，所述步骤2中在Ar气环境中退火，具体为，在退火温度为1050±5°C，退火时间为30min，进行Ar气环境中退火。
7.根据权利要求5所述的SiCMOS电容的制造方法，其特征在于，所述步骤2中在湿氧环境中湿氧氧化退火，具体为，在退火温度为950±5°C，退火时间为lh，在湿氧环境中湿氧氧化退火。
8.根据权利要求5所述的SiCMOS电容的制造方法，其特征在于，所述步骤2中在Ar气环境中冷却处理，具体为，以3°C /min的速率在Ar气环境中冷却。
9.根据权利要求5所述的SiCMOS电容的制造方法，其特征在于，所述步骤3中淀积一层厚度为10nm-30nm的栅介质HfxAlpxON,具体为，淀积温度为200°C -300°C，淀积时间为lh-2h，淀积一层厚度为10nm-30nm的栅介质HfxAVxON0
10.根据权利要求5所述的SiCMOS电容的制造方法，其特征在于，所述步骤4中在HfxAVxON层上淀积一层厚度为l-15nm的S12，具体为，淀积温度为200°C -500°C，淀积时间为15min-60min，在HfxAlpxON层上淀积一层厚度为l_15nm的Si02。
【文档编号】H01L29/94GK104037240SQ201410293414
【公开日】2014年9月10日 申请日期:2014年6月26日 优先权日:2014年6月26日
【发明者】贾仁需, 闫宏丽, 宋庆文, 汤晓燕, 张玉明 申请人:西安电子科技大学