覆晶薄膜封装以及包括其的覆晶薄膜封装阵列和显示装置制造方法
【专利摘要】本发明涉及覆晶薄膜封装以及包括其的覆晶薄膜封装阵列和显示装置。一种COF封装包括基膜、集成电路芯片、和多个信号互联配线。所述基膜包含粘结区和非粘结区。所述集成电路芯片位于非粘结区。所述多个信号互联配线中的每一个耦合于所述集成电路芯片上并沿着第一方向延伸至所述粘结区。所述多个信号互联配线沿着与所述第一方向大体上交叉的第二方向互相隔开。所述多个信号互联配线沿着所述第二方向在第一表面和与所述基膜的所述第一表面相对的第二表面交替。
【专利说明】覆晶薄膜封装以及包括其的覆晶薄膜封装阵列和显示装置
[0001]相关申请的交叉引用
[0002]本申请要求于2013年9月13日提交至韩国知识产权局的第10-2013-0110649号韩国专利申请的优先权及权益，其全部内容通过引用并入本文。
【技术领域】
[0003]本公开的实施方式涉及C0F(chip-on-film，覆晶薄膜)封装、包括COF封装的COF封装阵列、以及包括COF封装的显示装置。更具体地，本公开的实施方式涉及能够减少或者防止相邻信号互联配线之间发生短路(例如短路电路)的COF封装，以及包括COF封装的COF封装阵列和显示装置。
【背景技术】
[0004]显示装置包括显示面板、驱动显示面板的印刷电路板、以及将显示面板电耦合于印刷电路板上的TCP (tape carrier package,带载封装)或COF封装。
[0005]与TCP相比，COF封装具有相对较小的热膨胀系数和极好的柔性。此外，COF封装使用较薄的膜并实现了微间距。因此，COF封装的使用日益增多。
[0006]COF封装可包括基膜、设置在基膜上的互联配线、以及设置在基膜上的集成电路芯片。可以将所有的互联配线形成在基膜的一个表面上。因此，由于分割COF封装的切割处理操作、或者因互联配线材料熔化或腐蚀都会导致相邻互联配线之间发生短路。
【发明内容】
[0007]本公开的实施方式的一些方面涉及能够减少或防止在相邻信号互联配线之间发生短路的覆晶薄膜(COF)封装。
[0008]本公开的实施方式的一些方面涉及包括COF封装的COF封装阵列。
[0009]本公开的实施方式的一些方面提供了包括COF封装的显示装置。
[0010]根据本发明实施方式的COF封装包括:基膜、集成电路芯片和多个信号互联配线。基膜包含粘结区和非粘结区。集成电路芯片位于该非粘结区。多个信号互联配线中的每一个均耦合于集成电路芯片并沿着第一方向延伸至粘结区。多个信号互联配线沿着交叉于(例如大体上垂直于)第一方向的第二方向互相隔开。多个信号互联配线沿着第二方向在基膜的第一表面和与第一表面相对(例如，相对地面向远离)的第二表面上交替。
[0011 ] 集成电路芯片可以位于基膜的第一表面上。
[0012]多个信号互联配线可以包含第一信号互联配线和第二信号互联配线。第一信号互联配线可以位于基膜的第一表面上。第二信号互联配线沿着第二方向与第一信号互联配线隔开。第二信号互联配线的第一部分位于基膜的第一表面，第二信号互联配线的不同于第一部分的第二部分位于基膜的第二表面互联配线。
[0013]第一信号互联配线和第二信号互联配线可以沿着第一方向延伸至基膜的相对两侧(即，互相面向远离的侧)。
[0014]第一信号互联配线和第二信号互联配线可以沿着第二方向交替(即，可以交替地设置)。
[0015]第二信号互联配线可以包含上互联配线，下互联配线和通过电极。上互联配线可以位于基膜的第一表面上并可耦合于集成电路芯片上。上互联配线可以延伸至上述粘结区的第一部分。下互联配线可以位于基膜的第二表面。下互联配线可以沿着第一方向延伸至粘结区的不同于第一部分的第二部分。所述通过电极可以穿过基膜以将上互联配线耦合于下互联配线。
[0016]COF封装进一步包括第一保护层和第二保护层。第一保护层可以位于基膜的第一表面上并可以覆盖第一信号互联配线和上互联配线。第二保护层可位于基膜的第二表面上并可以覆盖下互联配线。
[0017]第一保护层可以具有露出第一信号互联配线位于粘结区的至少一部分和上互联配线位于粘结区的至少一部分的露出槽。
[0018]据本发明实施例的显示装置包括:被配置成显示图像的显示面板，被配置成驱动显示面板的印刷电路板，和用于将显示面板耦合于印刷电路板上的COF封装。COF封装包含基膜、集成电路芯片和多个信号互联配线。基膜包含粘结区和非粘结区。集成电路芯片位于非粘结区。多个信号互联配线中的每一个均耦合于集成电路芯片并沿着第一方向延伸至粘结区。多个信号互联配线沿着交叉于(例如，大体上垂直于)第一方向的第二方向互相隔开。多个信号互联配线沿着第二方向在基膜的第一表面和与第一表面相对的第二表面上交替。
[0019]集成电路芯片可位于基膜的第一表面上。
[0020]多个信号互联配线可包含第一信号互联配线和第二信号互联配线。第一信号互联配线可位于基膜的第一表面上。第二信号互联配线与第一信号互联配线沿着第二方向相互隔开。第二信号互联配线的第一部分位于基膜的第一表面，第二信号互联配线的不同于第一部分的第二部分位于基膜的第二表面互联配线。
[0021]第一信号互联配线和第二信号互联配线可沿着第一方向延伸至基膜的相对两侧。
[0022]第一信号互联配线和第二信号互联配线可沿着第二方向交替。
[0023]第二信号互联配线可包含上互联配线、下互联配线和通过电极。上互联配线可以位于基膜的第一表面上并可被耦合于集成电路芯片上。上互联配线可以延伸至粘结区的第一部分。下互联配线可位于基膜的第二表面上。下互联配线可沿着第一方向延伸至粘结区的不同于第一部分的第二部分。通过电极可以穿过基膜以将上互联配线耦合于下互联配线。
[0024]显示装置可进一步包括第一保护层和第二保护层。第一保护层可以位于基膜的第一表面并可覆盖第一信号互联配线和上互联配线。第二保护层可以在基膜的第二表面上并覆盖下互联配线。
[0025]第一保护层可具有用于露出第一信号互联配线位于粘结区的至少一部分和上互联配线位于粘结区的至少一部分的露出槽。
[0026]根据本发明实施方式的COF封装阵列包括多个互相隔开的COF封装和虚拟部分。虚拟部分围绕在多个COF封装中的每一个的边缘。多个COF封装中每一个均包含基膜、集成电路芯片、和多个信号互联配线。基膜包含粘结区和非粘结区。集成电路芯片位于非粘结区。多个信号互联配线中的每一个均耦合于集成电路芯片并沿着第一方向延伸至粘结区。多个信号互联配线沿着与交叉于(例如大体上垂直于)第一方向的第二方向互相隔开。多个信号互联配线沿着第二方向在基膜的第一表面和与第一表面相对的第二表面上交替。
[0027]多个COF封装和虚拟部分可以是一个整体。
[0028]集成电路芯片可位于基膜的第一表面上。
[0029]多个信号互联配线可包括第一信号互联配线和第二信号互联配线。第一信号互联配线可以位于基膜的第一表面上。第二信号互联配线可沿着第二方向与第一信号互联配线隔开。第二信号互联配线的第一部分位于基膜的第一表面，第二信号互联配线的不同于第一部分的第二部分位于基膜的第二表面。
[0030]第二信号互联配线可包括上互联配线、下互联配线和通过电极。上互联配线可位于基膜的第一表面并可耦合至集成电路芯片。上互联配线可延伸至粘结区的第一部分。下互联配线可位于基膜的第二表面上。下互联配线可沿着第一方向延伸至粘结区的不同于第一部分的第二部分。通过电极可穿过基膜以将上互联配线耦合于下互联配线。
[0031]虚拟部分可包括虚拟膜和虚拟互联配线。虚拟膜和基膜可以是一个整体。虚拟互联配线和所述下互联配线可以是一个整体。
【专利附图】
【附图说明】
[0032]在参照附图进行下面的详细说明后，本公开的上述和其他特征和特点将会变得更明显，其中，
[0033]图1A是示出根据本公开示例性实施方式的显示装置的立体图；
[0034]图1B是图1A所示显示装置的剖面图；
[0035]图2是示出图1A和IB所示的COF封装的平面图；
[0036]图3是示出图2所示的COF封装的第一粘结区和其周边的立体图；
[0037]图4是沿着图3中的线1-1’获得的剖面图；
[0038]图5是沿着图3中的线11-11’获得的剖面图；
[0039]图6是示出根据本发明的示例性实施方式的COF封装阵列的平面图；
[0040]图7是沿着图6中的线1-1’获得的剖面图；
[0041]图8A和SB是示出在用于对比的COF封装中相邻信号互联配线之间的短路的照片；以及
[0042]图9是示出根据对比示例的COF封装的粘结区尾部的剖面图。
【具体实施方式】
[0043]应当理解，当元件或层被称为“在另一元件或层上”、“与另一元件或层连接”、“与另一元件或层耦合”时，其可以是直接在其他的元件或层上、直接与其他元件或层连接、直接与其他元件或层耦合，或者可以存在中间元件或层。与此相反，当元件被称为“直接在另一元件或层上”或者“直接与另一元件或层连接”时，不存在中间元件或层。全文中相同的数字指代相同的元件。在本文中，术语“和/或”包括一个或多个相关联的列举物体的任意和所有组合。另外，在描述本发明的实施方式时，使用措辞“可以”指的是“本发明的一个或多个实施方式”。
[0044]应当理解，尽管在本文中可以使用术语第一、第二等来描述不同的元件、部件、区域、层、和/或部分，但是这些元件、部件、区域、层、和/或部分不受这些术语限制。这些术语仅用来区分一个元件、部件、区域、层、或部分与另一个区域、层、或部分。因此，下面讨论的第一元件、部件、区域、层、或部分也可以被称作第二元件、部件、区域、层、或部分，这并不脱离本发明的教导。
[0045]为了便于描述，在本文中使用了空间相关术语，例如“在…之下”、“在…下方”、“下”、“在…之上”、“上”等，以描述如图中所示的一个元件或特征与另一个元件或特征的关系。应当理解，这些空间相关术语旨在包括除图中所示方向之外装置在使用或操作中的不同方向。例如，如果将图中的装置翻过来，描述为“在其他元件或特征下方”或“在其他元件或特征之下”的元件将被定向为“在其他元件或特征之上”。因此，例如，术语“在…下方”可包含上方和下方两种方向。可以将装置另外定向并且相应地解释本文所用的空间相关术语。
[0046]本文所用的术语是仅用于描述特定实施例的目的，而不在于限制本发明。如本文中所用的，单数形式“一”、和“所述”也包括复数形式，除非上下文另有明确说明。应该进一步理解的是，当在本说明书中使用术语“包括”时，目的在于陈述特征、整体、步骤、操作、元件、和/或部件的存在性，但是不排除一个或多个特征、整体、步骤、操作、元件、和/或部件的存在和添加。
[0047]除非另有定义，否则在本文中所用的所有术语(包括技术和科学术语)具有本领域普通技术人员通常所理解的含义。还应该进一步理解，诸如那些在通用词典中定义的术语应当被解释为具有与在相关领域的背景下的含义一致的含义，而不应被解释为理想化的或者过于正式的意义，除非在本文中有明确定义。
[0048]在下文中将参见附图详细说明本发明的示例性实施方式。
[0049]图1A是示出根据本公开的示例性实施方式的显示装置1000的立体图，图1B是显示装置1000的剖面图。
[0050]参见图1A和图1B，显示装置100包括显示面板100、覆晶薄膜(COF)封装200、和印刷电路板300。
[0051]显示面板100可以是例如有机发光显示面板、液晶显示面板、等离子显示面板、电泳显示面板和电湿润显示面板等各种显示面板之一。下文中，以有机发光显示面板为例对显示面板100进行说明。
[0052]显示面板100可显示(例如，可被配置为显示)图像。显示面板100可包括第一基底10和第二基底20。
[0053]第一基底10可包括多条栅极线、多条数据线、以及在栅极线和数据线(例如，多条栅极线和多条数据线可在大体上互相垂直的方向延伸)形成的矩阵中设置的多个像素。从平面图观察时，第一基底10可比第二基底20具有较宽的区域(例如较大的表面区域)。可在第一基底10上不与第二基底20重叠的部分形成焊盘电极。可以将焊盘电极连接到(例如粘结到)COF封装200上。可以将焊盘电极耦合到(例如，电连接到)COF封装200上。可将从COF封装200输出的信号和从印刷电路板300输出的信号通过焊盘电极传送到显示面板 100。
[0054]第二基底20可连接到(例如，粘结到)第一基底10以将像素、栅极线和数据线相对于外部密封起来。
[0055]显示面板100可进一步包括位于(例如，粘附到)第二基底20的一个表面上的偏振膜。偏振膜可以拟制或减少外部光反射。
[0056]显示装置1000可进一步包括栅极驱动器和数据驱动器。每个栅极和数据驱动器均可安装于显示面板100、C0F封装200、和印刷电路板300的任何一个上。作为一种选择，可以在显示装置1000中提供包括每个栅极驱动器和数据驱动器的附加芯片。栅极驱动器可以提供栅极信号到栅极线，并且数据驱动器可以提供数据电压到数据线。
[0057]COF封装200可将显示面板100耦合(例如，电连接)到印刷电路板300上。COF封装200可包括基膜220和形成在基膜220上的集成电路芯片210。
[0058]可以将沿着COF封装200的第一方向DRl的一端耦合到(例如，粘结)焊盘电极上，从而可将COF封装200电耦合到显示面板100上。沿着COF封装200的第一方向DRl的另一端物理或机械地耦合与(例如，粘结到)印刷电路板300，并使得它们电耦合。
[0059]COF封装200在显示装置1000中的数量可以变化。
[0060]可以将COF封装200以弯曲成C字形的状态安装在显示面板100上。COF封装200可沿着侧壁从第一基底10的顶面延伸至第一基底10的底面。为此，COF封装200可以是柔性的。此外，可以将COF封装200固定在第一基底10的顶面和底面上。
[0061 ] 印刷电路板300可以执行驱动显示面板100的功能。印刷电路板300可以包括驱动基底和安装在驱动基底上的多个电路部分。当COF封装200弯曲时，可以将印刷电路板安装在第一基底10的底面上。
[0062]图2是示出图1A和IB所示的COF封装的平面图。
[0063]参见图1A、图1B和图2，COF封装200可以包括基膜220、集成电路芯片210、和信号互联配线SL。
[0064]基膜220可例如由柔性膜形成。基膜220可包括第一表面220a和第二表面220b，其中第一和第二表面220a和220b相对设置。
[0065]基膜220可包括粘结区和非粘结区NA。粘结区可包含第一粘结区BAl和第二粘结区BA2。第一粘结区BAl可以是粘结于显示面板100的区域，第二粘结区BA2可以是粘结于印刷电路板300的区域。第一粘结区BAl和第二粘结区BA2可以分别对应于COF封装200沿着第一方向的两个边缘部分(例如，相对的两个边缘部分)。第一粘结区BAl和第二粘结区BA2沿着第一方向DRl可互相隔开(例如，间隔开)。显示面板100和印刷电路板300可粘结在COF封装200的第一表面220a上。
[0066]非粘结区NA可以是未粘结在显示面板100和印刷电路板300上的区域。COF封装200可沿着平行于第二方向DR2的弯曲轴线在非粘结区NA的部分上弯曲。
[0067]可以将集成电路芯片210形成在基膜220的第一表面220a上。集成电路芯片210可通过第二粘结区BA2从印刷电路板300接收驱动功率和驱动信号。响应于(例如，根据)驱动功率和驱动信号，集成电路芯片210可生成栅极信号和数据信号。此外，集成电路芯片210可通过第一粘结区域BAl向显示面板100输出栅极信号和数据信号。
[0068]信号互联配线SL可沿着第二方向DR2互相隔开(例如，间隔开)。每个信号互联配线SL均可连接到集成电路芯片210上，并沿着第一方向DRl延伸以与第一粘结区BAl和第二粘结区BA2重叠。信号互联配线SL可以由导电材料(例如，金属，比如铜)形成。
[0069]图3是示出图2所示的第一粘结区BAl和COF封装配置的立体图，图4是沿着图3中线1-1’获得的剖面图，以及图5是沿着图3中线11-11’获得的剖面图。
[0070]参见图2到图5，信号互联配线SL可以包括第一信号互联配线SLl和第二信号互联配线SL2。
[0071]在沿着第一方向DRl的相对两侧，信号互联配线SL沿着第二方向DR2至少一个接一个地交替设置在基膜220的第一表面220a和第二表面220b (例如，交替地设置在沿着第一方向DRl的第一粘结区BAl的一端和沿着第一方向DRl的第二粘结区BA2的一端)。
[0072]每个信号互联配线SL的位于第一粘结区BAl处的部分可以与每个信号互联配线SL的位于第二粘结区BA2处的另一部分具有大体相似的结构。因此，在下文主要描述在第一粘结区BAl形成的信号互联配线SL及其配置。换句话说，将省略在第二粘结区BA2形成的信号互联配线SL及其配置的描述。
[0073]第一信号互联配线SLl可设置于在基膜220的顶面。第一信号互联配线SLl可耦合到(例如，连接到)集成电路芯片210上并沿着第一方向DRl延伸至基膜220的一端221。
[0074]第二信号互联配线SL2可沿着第二方向DR2与第一信号互联配线SLl隔开(例如，间隔开)。第二信号互联配线SL2的第一部分可设置在基膜220的第一表面220a上，而第二信号互联配线SL2的第二部分可设置在基膜220的第二表面220b上。第二信号互联配线SL2在第一表面220a上的第一部分可连接到(例如，物理地连接到)第二信号互联配线SL2在第二表面220b上的第二部分。
[0075]第二信号互联配线SL2可包括上互联配线231、下互联配线233和通过电极235。
[0076]上互联配线231可被设置于基膜220的第一表面220a。沿着第一粘结区BAl的第一方向DRl的宽度Wl包括宽度W2和剩余的部分宽度W3。上互联配线231可以耦合到(例如，连接到)集成电路芯片210上并可以沿着第一方向DRl延伸宽度W2 (例如，沿着第一方向DRl的延伸跨度可为宽度W2)。换言之，上互联配线231沿着第一方向DRl的长度可小于沿着第一方向DRl在集成电路芯片210和基膜220的端部221之间的距离。
[0077]下互联配线233可设置于基膜220的第二表面220b。下互联配线233沿着第一方向延伸的宽度可以是宽度W3和通过电极235沿第一方向DRl的宽度之和。
[0078]通过电极235可以穿过基膜220以将上互联配线231耦合(例如，电连接)于下互联配线233。当从平面图看时，通过电极235可重叠于上互联配线231和下互联配线233。此外，当从平面图看时，通过电极235可以在第一粘结区BAl上形成(例如与第一粘结区BAl重叠)。
[0079]可以将第一信号互联配线SLl和第二信号互联配线SL2沿着第二方向DR2交替地和重复地设置。
[0080]COF封装200可进一步包括第一保护层240和第二保护层250。
[0081]第一保护层240可形成在基膜220的第一表面220a上并可覆盖第一信号互联配线SLl和上互联配线231。第一保护层240可保护第一信号互联配线SLl和上互联配线231。第一保护层240可具有在(例如，重叠于)第一粘结区BAl和第二粘结区BA2露出第一信号互联配线SLl和在(例如，重叠于)第一粘结区BAl和第二粘结区BA2露出上互联配线231的露出槽HL第一信号互联配线SLl和上互联配线231通过露出槽耦合到(例如，电连接到)图1中的显示面板I1或印刷电路板300上。
[0082]第二保护层250可形成在基膜220的第二表面220b上并可覆盖下互联配线233。第二保护层250可以保护下互联配线233。
[0083]第一保护层240和第二保护层250可以由绝缘材料形成。
[0084]在本不例实施方式中，将每个第一和第二信号互联配线SLl和SL2设置在第一和第二粘结区BAl和BA2上。在其他实施方式中，可以将第一和第二信号互联配线SLl和SL2形成在第一粘结区BAl或第二粘结区BA2中的一个区域上，但是仅将第一信号互联配线SLl形成在第一粘结区BAl或者第二粘结区BA2中的另一个区域上。
[0085]图6是示出根据本公开的示例性实施例的COF封装阵列的平面图，以及图7是沿着图6中线1-1’获得的剖视图。
[0086]参见图6和图7，COF封装阵列2000包括多个互相隔开(例如，间隔开)的COF封装400和虚拟部分500 (例如，没有COF封装的区域)。
[0087]例如通过包括沿着COF封装阵列2000的切割线CL切割COF封装阵列2000的切割处理，将COF封装400隔开(例如，互相隔开)。每个COF封装400可以与参见图1A到图5描述的COF封装200类似或相同。因此，省略对COF封装400的说明。
[0088]虚拟部分500可以设置在COF封装400之间并可以围绕每个COF封装400的周边或边缘。为了以卷形式(reel form)提供多个COF封装阵列2000，可以将虚拟部分500和COF封装400形成为一体(例如，形成为一个结合体的、一体形成的、或连续的主体)。在切割处理中可以移除虚拟部分500以将COF封装400互相分离。
[0089]虚拟部分500可以包括虚拟膜510、虚拟互联配线520 (例如，惰性互联配线)和虚拟保护层530 (例如，惰性保护层)。
[0090]虚拟膜510可以由与基膜420相同的材料形成，并且可以将虚拟膜510和基膜420形成为一体(例如，形成为一个结合体的、一体形成的、或连续的主体)。
[0091]虚拟互联配线520可被设置在虚拟膜510的底面。虚拟互联配线520可以耦合至(例如，可以连接至)相邻COF封装400的下互联配线433。虚拟互联配线520可以由与COF封装400的下互联配线433相同的材料形成。可以将虚拟互联配线520和COF封装400的下互联配线433形成为一体(例如，形成为一个结合体的、一体形成的、或连续的主体)。
[0092]虚拟保护层530可以形成在虚拟膜510的底面上并且可以覆盖虚拟互联配线520。虚拟保护层530可以由与第二保护层450相同的材料形成。虚拟保护层530和第二保护层450可以形成为一体(例如，形成为一个结合体的、一体形成的、或连续的主体。
[0093]图8A和图8B是示出在比较的COF封装中的相邻信号互联配线之间短路的照片，以及图9是示出根据比较的实施例的COF封装的粘结区尾部的剖视图。
[0094]参见图8A、图8B和图9，在比较的实施例的COF封装中，所有信号互联配线20均形成在切割表面的基膜10的一个表面上。在比较的实施例的COF封装中，由于在切割处理中切割刀片的钝化或者由于在切割处理之后剩余的碎片，在相邻信号互联配线20之间可能会形成或者发生短路。此外，在制造过程中，信号互联配线20的材料因各种原因可能会熔化、腐蚀、或转化，从而在相邻互联配线20之间可能会形成或发生短路。
[0095]根据本发明的实施方式，信号互联配线分为多个互联配线组。每个互联配线组至少包括一个信号互联配线。在COF封装的切割表面处，互联配线组交替地设置基膜220的顶面220a和底面220b上。因此，可以降低或阻止相邻信号互联配线之间形成短路的可能性。
[0096]根据本发明的实施方式的COF封装、COF封装阵列和显示器可以降低或阻止相邻信号互联配线之间短路的形成或者发生。
[0097]尽管在本文中描述了本发明的示例性实施方式，但应当理解的是本发明不限于这些示例性实施方式，本领域普通技术人员在由下面的权利要求书和它们的同等物限定的本发明的精神和范围内可以进行各种改变和修改。
【权利要求】
1.一种覆晶薄膜(⑶?)封装，包括: 基膜，包含粘结区和非粘结区； 位于所述非粘结区的集成电路芯片；以及 耦合于所述集成电路芯片的多个信号互联配线，所述多个信号互联配线中的每一个沿着第一方向延伸至所述粘结区，并且所述多个信号互联配线沿着与所述第一方向交叉的第二方向互相隔开， 其中所述多个信号互联配线沿着所述第二方向交替地设置于所述基膜的第一表面和与所述第一表面相对的第二表面。
2.如权利要求1所述的封装，其中，所述集成电路芯片位于所述基膜的所述第一表面。
3.如权利要求2所述的⑶？封装，其中所述多个信号互联配线包括: 第一信号互联配线，位于所述基膜的所述第一表面；以及 第二信号互联配线，沿着所述第二方向与所述第一信号互联配线隔开，所述第二信号互联配线的第一部分位于所述第一表面，所述第二信号互联配线的不同于所述第一部分的第二部分位于所述第二表面。
4.如权利要求3所述的⑶？封装，其中，所述第一信号互联配线和所述第二信号互联配线延沿着所述第一方向伸至所述基膜的相对两侧。
5.如权利要求3所述的⑶？封装，其中，所述第一信号互联配线和所述第二信号互联配线沿着所述第二方向交替。
6.如权利要求3所述的⑶？封装阵列，其中所述第二信号互联配线包括: 位于所述基膜的所述第一表面的上互联配线，所述上互联配线耦合至所述集成电路芯片并延伸至所述粘结区的第一部分； 位于所述基膜的所述第二表面的下互联配线，所述下互联配线沿着所述第一方向延伸至所述粘结区的不同于所述第一部分的第二部分中；以及 通过电极，穿过所述基膜以将所述上互联配线耦合于所述下互联配线。
7.如权利要求6所述⑶？封装，进一步包括: 第一保护层，位于所述基膜的所述第一表面上并覆盖所述第一信号互联配线和所述上互联配线；以及 第二保护层，位于所述基膜的所述第二表面上并覆盖所述下互联配线。
8.如权利要求7所述的⑶？封装，其中，所述第一保护层具有露出所述第一信号互联配线位于所述粘结区的至少一部分和所述上互联配线位于所述粘结区的至少一部分的露出槽。
9.一种显示装置，包括: 显示面板，被配置成显示图像； 印刷电路板，被配置成驱动所述显示面板；以及 00？封装，用于将所述显示面板耦合于所述印刷电路板，其中，所述⑶？封装包括: 基膜，包含粘结区和非粘结区； 集成电路芯片，位于所述非粘结区；以及 耦合于所述集成电路芯片的多个信号互联配线，所述多个信号互联配线中的每一个沿着第一方向延伸至所述粘结区，并且所述多个信号互联配线沿着与所述第一方向交叉的第二方向互相隔开， 其中，所述多个信号互联配线沿着所述第二方向交替设置于所述基膜的第一表面和与所述第一表面相对的第二表面。
10.如权利要求9所述的显示装置，其中，所述集成电路芯片位于所述基膜的所述第一表面。
11.如权利要求10所述的显示装置，其中所述多个信号互联配线包含: 第一信号互联配线，位于所述基膜的所述第一表面；以及 第二信号互联配线，沿着所述第二方向与所述第一信号互联配线隔开并且所述第二信号互联配线的第一部分位于所述第一表面，所述第二信号互联配线的不同于所述第一部分的第二部分位于所述第二表面。
12.如权利要求11所述的显示装置，其中，所述第一信号互联配线和所述第二信号互联配线沿着所述第一方向延伸至所述基膜的相对两侧。
13.如权利要求11所述的显示装置，其中，所述第一信号互联配线和所述第二信号互联配线沿着所述第二方向交替。
14.如权利要求11所述的显示装置，其中所述第二信号互联配线包含: 上互联配线，位于所述基膜的所述第一表面，耦合于所述集成电路芯片，并延伸至所述粘结区的第一部分； 下互联配线，位于所述基膜的所述第二表面上并沿着所述第一方向延伸至所述粘结区的不同于所述第一部分的第二部分；以及 通过电极，穿过所述基膜以将所述上互联配线耦合于所述下互联配线。
15.一种⑶？封装阵列，包括: 多个互相隔开的⑶？封装；以及 虚拟部分，围绕所述多个封装中的每一个的边缘， 其中，所述多个封装中的每一个均包括: 基膜，包含粘结区和非粘结区； 集成电路芯片，位于所述非粘结区；以及 多个信号互联配线，耦合于所述集成电路芯片，所述多个信号互联配线中的每一个沿着第一方向延伸至所述粘结区，并且所述多个信号互联配线沿着与所述第一方向交叉的第二方向互相隔开， 其中所述信号互联配线沿着所述第二方向交替设置于所述基膜的第一表面和与所述第一表面相对的第二表面。
16.如权利要求15所述的封装阵列，其中，所述多个封装和所述虚拟部分是一个整体。
17.如权利要求15所述的⑶？封装阵列，其中，所述集成电路芯片位于所述基膜的所述第一表面上。
18.如权利要求17所述的⑶？封装阵列，其中所述多个信号互联配线包括: 第一信号互联配线，位于所述基膜的所述第一表面；以及 第二信号互联配线，沿着所述第二方向与所述第一信号互联配线隔开，所述第二信号互联配线的第一部分位于所述第一表面，所述第二信号互联配线的不同于所述第一部分的第二部分位于所述第二表面。
19.如权利要求18所述的⑶？封装阵列，其中所述第二信号互联配线包括: 上互联配线，位于所述基膜的所述第一表面，耦合于所述集成电路芯片，并延伸至所述粘结区的第一部分； 下互联配线，位于所述基膜的所述第二表面并沿着所述第一方向延伸至所述粘结区的不同于所述第一部分的第二部分；以及 通过电极，穿过所述基膜以将所述上互联配线耦合于所述下互联配线。
20.如权利要求19所述的⑶？封装阵列，其中所述虚拟部分包括: 虚拟膜；以及 虚拟互联配线， 其中所述虚拟膜和所述基膜是一个整体，以及 其中所述虚拟互联配线和所述下互联配线是一个整体。
【文档编号】H01L23/498GK104465604SQ201410386711
【公开日】2015年3月25日 申请日期:2014年8月7日 优先权日:2013年9月13日
【发明者】金动澔 申请人:三星显示有限公司