用于互连堆叠的半导体器件的方法

用于互连堆叠的半导体器件的方法
【专利摘要】本发明描述了用于制造半导体器件的方法。所述方法包括在第一和第二管芯上形成边缘。所述边缘在横向上延伸离开第一和第二管芯。将第二管芯堆叠在第一管芯上，在堆叠后，穿过边缘钻出一个或多个过孔。所述半导体器件包括分别在第一和第二管芯以及相应的边缘中的至少其中之一之上延伸的再分布层。所述一个或多个过孔延伸穿过相应的边缘，并且所述一个或多个过孔经由边缘与第一和第二管芯进行通信。
【专利说明】用于互连堆叠的半导体器件的方法

【技术领域】
[0001]本文中所描述的实施例总体上涉及微电子器件中的多层制造和电互连。

【背景技术】
[0002]多层半导体器件包括多个管芯，所述多个管芯是堆叠的，并且利用其间延伸的电连接进行粘接。在一个示例中，堆叠的器件由两个或更多晶圆(包括多个管芯)形成，所述晶圆在两个或多个晶圆之间的交界面处耦合在一起。将耦合的晶圆切成小块并且将其引线接合以形成多个器件。
[0003]在一些示例中，晶圆的一些管芯(例如，管芯内的芯片)有缺陷且无法使用。由于晶圆之间的耦合，这些有缺陷的管芯仍包含在多层半导体器件中，并且即使器件内的许多其它管芯完全可以使用，但是产生的器件也有缺陷且无法使用。因此，基于晶圆的制造减小了可用的多层器件的总产量。
[0004]在其它示例中，通过各层之间的弓I线接合来提供多层半导体器件内的管芯之间的互连。例如，两个或更多半导体管芯堆叠(例如，粘接)在衬底上，并且电线沿着半导体管芯的引线接合焊盘延伸到衬底。在衬底上，电互连进一步路由到衬底的另一侧上的球栅阵列。模制了堆叠的半导体管芯以保护管芯和电线。电线提供了多层器件的两层或更多层之间的间接耦合。利用结合引线的两层或更多层之间的间接耦合限制了数据和功率传输(例如，数据传输的速度和相应的性能)。另外，堆叠的管芯之上的衬底和模盖的引入增大了多层器件的高度(z高度)。
[0005]期望的是解决这些和其它技术难题的改进的多层制造技术和较快的层间互连技术。

【专利附图】

【附图说明】
[0006]图1是多层半导体器件的横截面图，所述多层半导体器件包括延伸穿过从管芯横向延伸的边缘的过孔。
[0007]图2是图1的多层半导体器件的详细横截面图。
[0008]图3是示出用于制造多层半导体器件的方法的一个示例的工艺流程图。
[0009]图4是示出半导体器件的高度差的表格。
[0010]图5是示出用于制造多层半导体器件的方法的一个示例的流程图。
[0011]图6是对包括引线接合的半导体器件与包括横向边缘内的过孔的半导体器件的Z高度进行比较的表格。
[0012]图7是示出用于制造多层半导体器件的方法的另一个示例的方框图。
[0013]图8是示出用于制造多层半导体器件的方法的另一个示例的方框图。
[0014]图9是包括延伸穿过一个或多个横向边缘的过孔的多层半导体器件的另一个示例的横截面图。
[0015]图10是示出用于制造多层半导体器件的方法的另一个示例的流程图。
[0016]图11是根据本公开内容的一些实施例的电子系统的示意图。

【具体实施方式】
[0017]以下说明和附图充分示出了具体实施例，以使本领域技术人员能够实践这些实施例。其它实施例可以包含结构上、逻辑上、电气、工艺以及其它变化。一些实施例的部分和特征可以包括在其它实施例的部分和特征中，或者可以代替其它实施例的部分和特征。权利要求书中阐述的实施例包含这些权利要求的全部可用等同物。
[0018]图1示出了包括多个管芯102的半导体器件100的一个示例。例如，如图1中所示，半导体器件100至少包括第一管芯104和第二管芯106。如所示，第一管芯104和第二管芯106沿各自管芯的上表面和下表面耦合。如图1中所进一步示出的，半导体器件100包括一个或多个边缘108,所述一个或多个边缘108例如按照边缘横向延伸110的尺寸从管芯102中的每一个管芯横向延伸。在一个不例中，如关于第一管芯104和第二管芯106所示的，相应的边缘108在横向上延伸离开第一管芯104和第二管芯106的相应边缘。
[0019]在一个示例中，边缘108由聚合物材料构成，但不限于此，所述聚合物材料例如电介质模制化合物，其被配置为在第一管芯104和第二管芯106周围模制并且因此保护其中的管芯。在另一个示例中，第一管芯104和第二管芯106由比边缘108中使用的模制化合物硬的材料构成，但不限于此。例如，第一管芯104和第二管芯106由娃构成。在另一个不例中，边缘108由被配置为保护半导体器件100的第一管芯104和第二管芯106的较软的聚合物(例如，较低弹性模量)构成。边缘108的较软聚合物更易于如本文中所述地那样被穿透(例如，激光钻孔、机械钻孔、FIB去除、蚀刻等)。
[0020]再次参考图1，如图所示，多个过孔112延伸穿过一个或多个管芯102。如本文中将描述的，导电过孔112允许管芯102中的每一个管芯以及外部电路之间的通信和数据传送，所述外部电路包括但不限于沿半导体器件100的表面设置的球栅阵列114、接点栅格阵列、针栅阵列等。如图1的横截面图中所示，穿过与第一管芯104和第二管芯106相对的边缘108形成多个过孔112。如本文中将描述的，在一个示例中，在将管芯102堆叠到图1中所示的结构中之后形成过孔112。例如，利用机械、化学(光刻)和激光钻孔方法中的一种或多种将过孔112钻到边缘108中。
[0021]如本文中将进一步描述的，在一个示例中，管芯102中的每一个管芯包括再分布层，例如，邻近管芯102中的每一个管芯所提供的经构图的一系列导电迹线。再分布层在管芯102的占用面积上延伸并进入边缘108中。沿着再分布层形成的导电迹线被配置用于与过孔112耦合。因此，半导体器件100的管芯102中的每一个管芯能够通过过孔112与一个或多个其它管芯102进行通信，并且任选地与球栅阵列114进行通信。通过为管芯102中的每一个管芯提供边缘108以及其中的相应的过孔112，与由利用覆盖在模盖(被调整为封装的自由引线的尺寸)和具有球栅阵列的下层衬底中的一个或多个管芯的引线接合所提供的另外的间接耦合相比，实现了一个或多个管芯102与球栅阵列114之间的直接耦合。也就是说，在一个示例中，从多个管芯102延伸的边缘108 (例如，按照边缘横向延伸110的尺寸)提供了用于在其中紧密地容纳多个过孔112的机制，其允许了半导体器件100的管芯102之间的直接通信，而不另外需要覆盖多个管芯102的引线接合的模盖和衬底等来提供这种通信。因此，半导体器件100的高度(Z高度)基本上小于包括利用引线接合互连、并且然后封装在模盖内的多个管芯、并且具有下层衬底的半导体器件的高度。例如，在一些示例中，相对于可相比的引线接合器件，为具有边缘108中提供的过孔112的半导体器件100节省的Z高度可以达到0.2mm。
[0022]再次参考图1，如所进一步示出的，在一个示例中，半导体器件100包括球栅阵列114，所述球栅阵列114包括沿一个或多个管芯102设置的多个焊球116。在图1所示的示例中，第一管芯104(例如，本文中所描述的第一管芯104的再分布层)与焊球116直接耦合。因此，管芯102中的每一个管芯的经由过孔112的数据传送相应地经由过孔112发送到第一管芯104和任何其它管芯102。球栅阵列114中提供的焊球116提供到和来自半导体器件100的输入和输出，而同时避免了另外需要多个管芯102的下层衬底来从半导体器件接收信息并且传送信息。也就是说，通过将球栅阵列114直接耦合到第一管芯104的再分布层，图1中所示的半导体器件100不需要另外用于一些半导体器件的衬底，从而实现了额外的空间节省并提供了更紧凑的器件。通过提供穿过边缘108的多个过孔112、以及沿着第一管芯104直接耦合的球栅阵列114，有助于半导体器件100内(以及到和来自)的高速传输，而同时使半导体器件100的总体高度最小化。
[0023]现在参考图2，提供了前面图1中所示的半导体器件100的更详细的横截面图。在图2的详细视图中，在堆叠结构中再次示出了多个管芯102，并且管芯102中的每一个管芯包括例如按照边缘横向延伸110从管芯102横向延伸的相应边缘108。在一个示例中，管芯102中的每一个管芯是管芯组件201的一部分，所述管芯组件201包括如本文中所描述的相应的管芯102、边缘108和再分布层202 (以及任选的模制化合物200)。
[0024]如图2中所示，穿过边缘108提供过孔112或者多个过孔,并且过孔112或者多个过孔在管芯102之间连续延伸。在另一个示例中，一个或多个过孔112延伸穿过一个或多个边缘108，以提供半导体器件100的两个或更多管芯102之间或者管芯102与球栅阵列(通过再分布层202)之间的通信。也就是说，边缘108中提供的过孔112部分或全部延伸穿过管芯组件201的堆叠体。穿过边缘108提供的其它过孔112延伸穿过两个或更多边缘108，以在堆叠的半导体器件100的两个或更多管芯102之间相应地提供通信。在一个示例中，从边缘108的两侧钻出过孔112，例如从半导体器件100的上表面203和底表面205钻孔。在另一个示例中，从半导体器件203、205的一侧或两侧钻出多个过孔112。在另一个示例中，在堆叠之后钻出过孔112。因此，过孔112更易于通过先前堆叠的管芯102进行对齐。与形成多个单独过孔、并且随后堆叠并对齐过孔(例如，管芯)相反，在单个有效操作中进行钻孔，这在单个步骤中合并了过孔的形成。
[0025]如上所述，管芯组件201中的每一个管芯组件包括管芯102以及邻近管芯102形成的再分布层202。如图所示，再分布层202延伸超过占用面积(例如，管芯102的横向占用面积)，并且延伸到边缘108中。例如，在一个示例中，将管芯102封装在模制化合物200中，例如本文中所描述的面板框架中。在容纳到面板框架中以后，将模制化合物200引入到面板框架中并且使其在管芯102中的每一个管芯周围硬化。构图技术用于沿着管芯102中的每一个管芯提供再分布层202的导电迹线。例如，如图2中所示，再分布层202在管芯组件201中每一个的管芯组件的多个边缘108之上相应地从多个管芯102横向延伸并且穿过所述多个边缘108。再分布层202由此提供“扇出”结构，其允许管芯102中的每一个管芯与半导体器件100内的其它管芯以及球栅阵列114的分布式互连(例如，通过过孔112)。因此，扇出的再分布层202与穿过边缘108提供的多个过孔112协作，以相应地使半导体器件100的总体高度最小化，而同时在管芯102中的每一个管芯之间提供直接连接，并且提供与第一管芯104下面的球栅阵列114的直接连接。再分布层提供从管芯横向延伸的导电迹线，然后通过过孔112将所述管芯互连。换句话说，过孔108和再分布层202提供了容纳在边缘108内的互连，而无需较大的模盖(例如，用于另外封装自由引线)。
[0026]如图2所进一步示出的，在堆叠管芯之前，横向地并且在多个管芯102的顶部上提供模制化合物200(例如，形成相应的聚合物的电介质树脂)。在另一个示例中，在与沿着管芯102中的每一个管芯的上表面相反的多个管芯102的侧面上提供模制化合物200。模制化合物200横向延伸以形成具有相对于管芯102的边缘横向延伸110的边缘108。如前所述，在模制了多个管芯102之后(如本文中所描述的在具有晶圆或面板结构的平坦面板中)，从面板切割出多个管芯102，对其可操作性进行测试，并且然后将其堆叠到例如半导体器件100的堆叠结构的图2中所示的结构中。在另一个示例中，在从原始硅晶圆分离出来以及形成重构的管芯面板(本文中所描述的)之前，测试多个管芯。
[0027]管芯102中的每一个管芯利用管芯组件201中的每一个管芯组件之间提供的粘接剂204或者其它接合物质的层彼此耦合。如图2中所示，粘接剂204与管芯102中的每一个管芯对齐，并且将管芯102保持在对齐结构中。在一个示例中，在堆叠管芯102之后，穿过半导体器件100钻出多个过孔112，以由此通过管芯组件201中的每一个管芯组件的再分布层202提供管芯102中的每一个管芯之间的互连。
[0028]在另一个示例中，在图2中所示的结构中，在堆叠管芯组件之前，分别在管芯组件201中的每一个管芯组件中形成过孔112。因此，在堆叠过程中使过孔112对齐，以相应地确保管芯组件201中的每一个管芯组件(以及球栅阵列114)之间的通信。在一个示例中，过孔112填充有诸如铜等的导电材料，溅射或者由气相沉积提供所述导电材料，以互连半导体器件100的每一个管芯102以及将管芯102与球栅阵列114连接。
[0029]再次参考图2，如本文中先前所述，过孔112中的每一个过孔显示于边缘108内，并相对于管芯102中的每一个管芯横向间隔开。也就是说，管芯102通过由横向延伸的边缘108提供的导电过孔112互连。通过在管芯组件201中的每一个管芯组件的横向部分中提供管芯102之间的互连，将管芯102中的每一个管芯以及球栅阵列114之间的连接合并到过孔112以及从管芯102中的每一个管芯扇出的再分布层202(例如，横向边缘108)。因此，相应地避免了其它半导体器件的部件，例如在堆叠的管芯下面提供的导电衬底、和提供用于封装并保护管芯的模盖、以及管芯中的每一个管芯与下层衬底之间的引线接合。作为替代，借助半导体器件100，利用模制化合物模制管芯102中的每一个管芯，从而为再分布层202提供横向延伸边缘108并且为横向设置的过孔112提供空间。因此，相对于使用引线接合和底层衬底(以及引线接合顶部上的相应模盖)的半导体器件的其它结构的Z高度，使半导体器件100的垂直高度或Z高度最小化。
[0030]另外，由于穿过边缘108来提供过孔112，因而过孔112更易于形成在半导体器件100内。例如，在至少一些示例中，穿过管芯102的硅来提供过孔。硅较难钻通，因为它易碎且较硬(例如具有较高的弹性模量)。然而，用于半导体器件100的模制化合物200中的聚合物为管芯112中的每一个管芯的方便钻孔提供了较软的材料(相对于硅)。边缘108的较软材料相应地确保了在半导体器件100中易于形成过孔，并且因此，导电材料易于沉积在过孔112内，以互连管芯组件201的相应管芯102的再分布层202中的每一个再分布层。类似地，由于过孔112易于穿过边缘108的模制化合物而形成，因而使得例如在形成管芯102的堆叠结构之前或之后的对半导体器件100的损坏最小。相比之下，穿过一个或多个硅管芯的硅进行钻孔存在问题，因为管芯内的半导体的碎屑或损坏有风险。模制化合物200的一个示例包括但不限于环氧树脂，其包括一种或多种添加剂，所述添加剂被配置为调整边缘108的性质(例如，半导体器件100的封装)以满足封装要求。例如，环氧树脂包括添加剂，以调整弹性模量、热膨胀系数、固化温度、固化时间、玻璃化转变温度、热导率等中的一个或多个性质。
[0031]图3示出了用于诸如图1和2中所示的半导体器件100的半导体器件的制造的工艺的一个示例的一系列示意图的工艺流程图。在第一阶段301中，单片半导体晶圆300中显示了多个管芯302。例如，多个管芯302形成于硅晶圆中，如先前所已知的(通过晶圆的掩模和蚀刻的方式)。探测硅晶圆300中的管芯302以确定哪些管芯是可操作的(无制造或性能缺陷的可操作管芯)。切割半导体晶圆300以相应地分离管芯302中的每一个管芯。任选地，在切割并且然后分离之后，探测管芯302。
[0032]从剩余的管芯302中分离可操作的管芯306，并且在阶段303中，将可操作的管芯306设置在面板框架304内。如图3中所示，在一个示例中，面板框架304与阶段301中所示的半导体晶圆300具有基本上相似的结构。在本文所述的另一个示例中，面板框架304具有另一种形状，例如正方形或矩形。将多个可操作的管芯306装配到面板框架304中，并且形成重构的管芯面板308。例如，将硬化成电介质聚合物的诸如树脂等的模制化合物提供给面板框架304。模制化合物在可操作管芯306中的每一个可操作管芯周围硬化，以相应地形成图2中所示的分离的管芯组件201 (包括管芯102以及相应的边缘108)。在阶段303中所示的结构中，重构的管芯面板308便于堆叠，例如以形成本文中先前所述的一个或多个半导体器件100。
[0033]在另一个示例中，在形成重构的管芯面板后(例如，在模制了可操作管芯306后)，形成了管芯306中的每一个管芯的再分布层202。例如,制造和光刻用于在模制化合物200和管芯306上蚀刻再分布层202的导电迹线。如前所述，再分布层202具有扇出，其被配置为在可操作管芯306以及边缘108的占用面积之上延伸(例如,见图2)。
[0034]现在参考阶段305，在堆叠了多个管芯面板310中的每一个管芯面板的分解结构中显示了重构管芯面板308。如图所示，多个重构管芯面板310中的每一个面板的可操作管芯306显示在基本上相似的结构中，并且在重构管芯面板310中的每一个之间相应地对齐。也就是说，将例如包括第一和第二重构管芯面板312、314的管芯面板310中的每一个管芯面板的可操作管芯306对齐，以在工艺的随后步骤中，在堆叠的管芯分离(切割)时，相应地提供堆叠的半导体器件。如前所述，在一个示例中，在多个重构管芯面板310的每一个之间涂粘接剂204，以确保多个重构管芯面板310之间的耦合，包括保持其中的管芯的对齐。
[0035]在阶段307，多个过孔112形成在堆叠的多个重构管芯面板310中。例如，如阶段307处所示，堆叠面板组件316包括堆叠并且粘接的结构中的多个重构管芯面板310。因此，在对应于图1和2中所示的器件100的布置的结构中对齐面板310的多个管芯102 (对应于可操作管芯306)。在横向上延伸离开管芯102中的每一个管芯(图3中所示的306)的边缘108 (包括图2中所示的再分布层202)内形成过孔112。
[0036]在一个示例中，在分批工艺中形成过孔112，例如包括穿过相应的管芯102中的每一个管芯的边缘108进行钻孔。也就是说，在堆叠面板组件316中(在切割前)，穿过堆叠面板组件316钻出多个过孔112，以相应地有助于单个制造阶段的半导体器件中的每一个半导体器件中的过孔112的快速形成。在另一个示例中，将堆叠面板组件316切割为多个半导体器件100。此后，对多个分离的半导体器件100分别钻孔以形成延伸穿过边缘108的过孔112。在过孔112形成后，诸如铜的导电材料溅射或气相沉积在过孔112的通道内，以电耦合管芯306 (例如，通过边缘108的再分布层202)。
[0037]如阶段309处所示，还提供了球栅阵列114(也在图1和2中示出)。在一个示例中，以类似于阶段307的方式，在仍保持在阶段307所示的堆叠面板组件316内的同时，沿着半导体器件形成半导体器件100中的每一个半导体器件的球栅阵列114。任选地，在切割后，例如切割为阶段309中所示的半导体器件100后，沿着半导体器件100形成球栅阵列114。
[0038]再次参考阶段309，完成的半导体器件100被示出为具有堆叠的管芯102和延伸穿过边缘108的过孔112。还在半导体器件100的底层上示出了球栅阵列114，例如与再分布层耦合，所述再分布层与第一管芯104相关联(如图2中所示)。
[0039]图3中所示的工艺示意性地提供了多个半导体器件100，例如图1和2中所示的器件。由于面板框架304中的每一个和相应的重构管芯面板310仅包括可操作管芯306，因此基本上避免了包括一个或多个受损的或有缺陷的管芯102的半导体器件100。也就是说，再次参考阶段305，先前测试了包含在多个重构管芯面板310的每一个中的可操作管芯306中的每一个，并且获知其是可操作的。因此，由堆叠的面板组件316产生的半导体器件100相应地是可操作的。相对于例如使用其中具有可操作、有缺陷的和受损的半导体的单片式半导体晶圆的现有制造技术，图中所示的工艺使有缺陷的或者受损的半导体最少、或者避免了包含有缺陷的或者受损的半导体。在先前的制造技术中，有缺陷的或者受损的半导体包含在完成的器件中，导致在其它情况下整体可用的器件被废弃。换句话说，利用本文所述的工艺，在一个或多个半导体晶圆300中提供的一个或多个(例如，多个)有缺陷的或者受损的管芯302不会进入如上所述制造的在其它情况下完全可操作的半导体器件100中。
[0040]因此，半导体器件100的产率基本上高于使用包括可操作的和有缺陷或者受损的管芯的整个半导体晶圆300的其它工艺。除了较高的产率以外，例如穿过边缘108的过孔112的配置提供了管芯102中的每一个管芯之间的直接互连，无需较大的模盖和衬底，而在引线接合的半导体器件的情况下则需要较大的模盖和衬底。因此，相对于通过引线接合互连以及衬底的方式所形成的其它半导体器件，由图3中所示的工艺产生的半导体器件100具有较可靠的可操作特性、以及最小化的垂直高度(Z高度)。
[0041]现在参考图4，提供两个另外的阶段403、405作为图3中所示的阶段303和305的替代。例如，相对于阶段303中所示的面板框架304的晶圆结构，图4中所示的面板框架400具有正方形或者矩形(例如，非圆形)结构。因此，面板框架400将可操作管芯306布置在如具有正方形矩形结构的图案的栅格中。然后将阶段403中所示的重构管芯面板402堆叠到如图4中的阶段405所示的多个重构管芯面板404中。如图4中所进一步示出的，多个重构管芯面板404至少包括第一和第二重构管芯面板406、408。
[0042]然后，以与堆叠结构中提供的多个重构管芯面板404基本上相似的方式实施图3中先前描述的工艺。也就是说，在一个示例中，穿过在横向上延伸离开管芯102中的每一个管芯的多个边缘108形成过孔112。在一个示例中，在将管芯102保持在堆叠结构中的同时(例如，在切割之前)，在边缘108中形成过孔112。以类似的方式，在阶段307，在将半导体器件100的第一重构管芯面板406保持在图3中所示的堆叠面板组件中的同时，将球栅阵列114也应用到第一重构管芯面板406。在另一个示例中，如本文中先前所述的，过孔112和球栅阵列114形成在单独的半导体器件100上，例如在半导体器件100从堆叠的多个重构管芯面板404切割出来后。
[0043]图5示出了包括下层衬底506和器件500的管芯502之间的引线接合的半导体器件500的一个横截面图。如图5中所进一步示出的，通过一条或多条引线504与管芯502中的每一个管芯接合并且延伸穿过半导体器件500 (例如，穿过模盖510)，管芯502中的每一个管芯与衬底506连接。如图所示，多条引线504中的至少一些通过首先从相应的管芯502延伸到衬底506 (衬底包括多个导电迹线)、并且然后从衬底506通过附加的引线504延伸到一个或多个其它管芯502，而提供管芯502中的每一个管芯之间的互连。如图5中所进一步示出的，沿着衬底506的相反表面提供球栅阵列508，并且通过从衬底506延伸到管芯502的引线504将球栅阵列508与管芯互连。
[0044]与图5中所示的组件相比，本文中所描述的半导体器件100(图1和2)包括堆叠结构中的多个管芯102,所述堆叠结构包括从每一个管芯102横向延伸(例如,见横向延伸110)的多个横向延伸的边缘108。边缘108提供了被配置用于其中的过孔112的钻孔和形成的模制化合物、树脂等。如本文中先前描述的，管芯组件201中的每一个形成有再分布层202，例如以提供延伸超过管芯102中的每一个管芯的水平占用面积的导电迹线的扇出结构。因此，利用延伸穿过再分布层202的过孔112，在相对于管芯102的紧凑的横向位置(例如,在边缘108中)提供了管芯102中的每一个管芯之间的电互连。在与管芯102中的每一个管芯相邻的横向空间中提供管芯之间的互连，而不另外需要大模盖510来容纳图5中所示的半导体器件500的多条引线504。另外，过孔112在管芯102中的每一个之间延伸。例如，过孔112在两个或更多管芯102之间延伸，以提供管芯102之间的直接连接，并因此避免了如图5中所示的中间衬底506。
[0045]此外，图1和2中所示的半导体器件100不需要用于从器件100输入或向器件100输出的衬底506。作为替代，包括与过孔112互连的管芯102和再分布层202的器件100被配置为通过沿第一管芯104的再分布层202耦合的球栅阵列114提供输入和输出。换句话说，图1和2中所示的半导体器件100中不再需要图5中所示的衬底506和模盖510。作为替代，从管芯102横向延伸的边缘108为包括其导电迹线的再分布层202以及穿过边缘108钻出的过孔112提供了空间。因此，通过使用半导体器件100，相对于图5中所示的半导体器件500 (需要较大的模盖510以及衬底506)，在垂直方向上(Z高度)实现了空间节省。另外，图1中所示的半导体器件100包括通过管芯102中的每一个管芯之间的过孔112的相对直接的连接(没有中间衬底506)。该布置在管芯102和与第一管芯104的再分布层202相关联的球栅阵列114之间(见图2)提供了直接并且因此较快并且较可靠的数据传输。
[0046]现在参考图6，针对具有本文中所提供的结构(例如利用图1和2的器件100所示的结构)的多种半导体器件提供了 Z高度比较表格。如本文所述的，半导体器件100包括一个或多个管芯组件201,每个管芯组件具有管芯102、边缘108和穿过边缘108延伸到再分布层202的一个或多个过孔。表格的“具有边缘中的过孔的半导体器件”的行中示出了每一个管芯组件和每一个管芯组件的边缘108中所使用的相应的模制化合物的Z高度602。总Z高度602对应于用于特定封装类型的堆叠的管芯组件201的数量(每一个都具有约25微米的高度，并且模制化合物具有10微米的高度)。以升序排列半导体器件100，即包括单个管芯组件的第一器件(单管芯封装或SDP)、具有两个管芯组件的第二器件(双管芯封装，DDP)、等等(例如，QDP包括四个组件，ODP包括八个组件，并且HDP包括16个组件)。
[0047]表格的第一行中提供了包括引线接合和衬底的半导体器件(见图5中所示的半导体器件500)的相应的Z高度604。如图所示，引线接合器件的管芯组件Z高度是25微米，并且每个管芯组件的模盖和间距Z高度根据器件的管芯组件的数量而改变。底下一行示出了每一个器件的总Z高度，其基于管芯组件Z高度与模盖和间距Z高度乘以器件的管芯组件的数量。
[0048]如图6中所示，相对于具有图5中所示的布置的相应器件的相应的总Z高度(例如包括引线接合、模盖和衬底)，具有包含边缘108中的过孔112的扇出再分布层202的器件的中每一个的总Z高度602较小。相应的管芯组件201中的每一个的Z高度的节省传递到具有两个或更多管芯组件的堆叠的半导体器件100。也就是说，相对于使用引线接合、模盖和衬底的封装中使用的相应管芯组件，具有本文所述结构的包含多于两个管芯的器件(例如,管芯组件201)增加了堆叠的管芯组件201中的每一个的Z高度节省。
[0049]图7示出了用于制造诸如本文中先前所述的半导体器件100的堆叠半导体器件的方法700的一个不例。在描述方法700时,参考了本文所述的一个或多个部件、特征、功能等。在方便的情况下，参考了具有附图标记的部件和特征。附图标记是示例性的，而非专用的。例如，方法700中所述的部件、特征、功能等包括但不限于相应编号的元件、本文所述的其它相应特征(编号的或者未编号的)以及它们的等同物。
[0050]在702处，方法700包括在第一管芯104和第二管芯106上形成边缘108。边缘108在横向上延伸离开第一和第二管芯104、106。例如，如图1中所示，多个边缘108按照边缘横向延伸110从相应的管芯中的每一个延伸。
[0051]在704处，第二管芯106堆叠在第一管芯104上。例如，如图2中所示，例如，在堆叠结构中，包括相应的管芯102和相应的再分布层202的管芯组件201耦合在一起。在一个示例中，将诸如第二管芯106的管芯堆叠在第一管芯104上包括至少在第一和第二管芯104、106之间的表面涂粘接剂，以在叠层结构中将管芯相应地粘接在一起。
[0052]在706处，在堆叠图2中所示的结构中的管芯组件201后，穿过边缘108钻出一个或多个过孔112。一个或多个过孔112至少在第一和第二管芯104、106之间延伸。在另一个示例中，方法700包括在堆叠之前，例如，在将多个管芯102保持在诸如图3中的阶段303处所示的面板框架304的面板框架内时，钻出穿过边缘108的一个或多个过孔112。然后，将多个管芯102布置在叠层结构中，并且相应的过孔112按照多个管芯102 (例如，管芯组件201)相对于彼此对齐的方式进行对齐。在对一个或多个过孔112进行钻孔后，例如通过气相沉积、溅射或者电镀，经由过孔112涂敷导电材料，以相应地互连管芯102。例如，多个过孔112通过与管芯102中的每一个相关联的再分布层202提供互连。
[0053]另外，在另一个示例中，一个或多个过孔112提供管芯102以及沿着与第一管芯104相关联的再分布层202的球栅阵列114之间的互连。
[0054]现在参考图8，提供了用于制造堆叠的半导体器件100的方法800的另一个示例。在描述方法800时，参考了本文所述的一个或多个部件、特征、功能等。在方便的情况下，参考了具有附图标记的部件和特征。附图标记是示例性的，而非专用的。例如，方法800中所述的部件、特征、功能等包括但不限于相应编号的元件、本文所述的其它相应特征(编号的或者未编号的)以及它们的等同物。
[0055]再次参考图8，在802处，方法800包括拣选管芯302以得到多个可操作管芯，例如图3中的阶段303所示的可操作管芯306。探测或测试多个可操作管芯306来确定其可操作性。在804处，至少形成第一重构管芯面板308。
[0056]在一个示例中，在806处，形成第一重构管芯面板(以及附加管芯面板)包括将拣选的多个可操作管芯306布置在面板框架304内。在另一个示例中，将拣选的可操作管芯306布置在非圆形面板框架内，例如图4中所示的面板框架400。在808处，在面板框架304 (或者面板框架400)内的多个可操作管芯306周围模制树脂，以形成第一重构管芯面板308。如本文先前所述，边缘108形成在树脂内，并且从多个可操作管芯306的每一个横向延伸。
[0057]在一个示例中，在804处，将用于形成重构管芯面板的工艺重复用于附加管芯面板，以因此产生分别在图3和4中所示的多个重构管芯面板312或404。如本文先前所述，然后将多个重构管芯面板堆叠成堆叠面板组件316和图4中所示的相应的正方形或非圆形结构，以在切割前(图3中阶段309所示)为产生的半导体器件100中的每一个提供堆叠的一系列管芯102。
[0058]在堆叠面板组件316中时，例如图3的阶段307所示，穿过包括在半导体器件100中的管芯组件201中的每一个管芯的相关联的边缘108形成多个过孔112。例如，在307所示的堆叠面板组件316中时，在分批工艺中形成多个过孔112，以相应地减少在另外分立半导体器件100时产生过孔112所需的时间。在形成过孔112后，从堆叠面板组件316切割出半导体器件100，以形成图3中的阶段309所示的并且在图1和2中进一步详细示出的半导体器件100。
[0059]另外，在另一个示例中，在半导体器件100仍是堆叠面板组件316的一部分的同时，将球栅阵列114(图1和2中所示)提供给与半导体器件100中的每一个半导体器件相关联的第一管芯104。在另一个示例中，在从堆叠面板组件316中切割出半导体器件之后，形成过孔112以及与半导体器件100中的每一个半导体器件相关联的球栅阵列114。
[0060]图9示出了包括具有相应边缘904的多个管芯102的半导体器件900的另一个示例。如图9中所示，在交错结构中(例如，移位或者阶梯结构)提供管芯102。例如，管芯组件902中的每一个相对于彼此移位，以在半导体器件900中形成交错的一系列管芯。如图9中所示，管芯102中的每一个相对于彼此移位，以暴露包括管芯102中的每一个管芯的一个或多个接合焊盘905的至少一面。在一个示例中，例如按照管芯位移906移位每一个管芯102，管芯位移906相应地使管芯分别相对于相邻管芯交错。在另一个示例中，管芯102进行不同等级(以及任选地不同方向)的移位，以按照移位来相应地暴露一个或多个接合焊盘905。也就是说，一个或多个管芯102根据各自的接合焊盘905的位置而以一个或多个较大或较小的等级或者在不同方向上进行移位。
[0061]如图9中所示，在提供交错结构(阶梯式)的相同方向上交错管芯中的每一个，以相应地暴露管芯102中的每一个(除了半导体器件900的最底部的管芯102以外)的相应的接合焊盘905。如本文先前所述，管芯102中的每一个管芯包含在相应的管芯组件902中。如图所示，管芯组件902中的每一个管芯组件包括管芯102以及管芯102中的每一个管芯的一个或多个相应的边缘904。
[0062]如图9中所进一步示出的，例如，利用朝向相邻管芯102的表面上所提供的粘接剂908，将多个管芯102中的每一个管芯彼此接合。粘接剂908将管芯102中的每一个管芯保持在交错结构中，并相应地保持如图9中所示的管芯位移906 (管芯位移的一个示例)，从而将接合焊盘905保持在暴露的结构中，用于最终的互连。在一个示例中，在涂覆诸如图2中先前所示的模制化合物200之类的模制化合物前，利用粘接剂908将多个管芯102接合在一起。如前所述，模制化合物202固化成电介质聚合物，并且相应地为管芯组件902中的每一个管芯组件提供边缘904。在粘接管芯102中的每一个后，将模制化合物202涂覆在堆叠的管芯102周围，以相应地形成半导体器件900的中间级。
[0063]穿过一个或多个边缘904钻出一个或多个过孔912，以相应地提供管芯102与相应的再分布层910之间的互连，所述再分布层910与邻近球栅阵列114的一个或多个管芯102 (例如，图9中所示的最底部的管芯)相关联。如图9中所示，过孔912中的每一个过孔与用于分别覆盖管芯102的相应的接合焊盘905耦合。与管芯102中的每一个管芯相关联的多个过孔912从接合焊盘905相应地延伸穿过与相应的管芯组件902相关联的一个或多个边缘904。也就是说，半导体器件900的最上面的管芯102包括延伸穿过下层管芯102的相应的边缘的一个或多个过孔912。
[0064]在形成过孔912后(例如，通过机械钻孔、光刻、激光钻孔等)，提供了类似于图2中所示的再分布层202的再分布层910，用于至少一个管芯102，例如对应于与球栅阵列114相邻的半导体器件900的底部的管芯102。在一个示例中，再分布层910提供了在管芯102的占用面积以及堆叠的管芯102的相应的总占用面积之上延伸的导电迹线的扇出结构。也就是说，如图9中所示，再分布层910在管芯102中的每一个管芯的下方延伸，并且提供导电迹线用于与过孔912互连，过孔912从管芯102中的每一个管芯各自的接合焊盘905延伸穿过边缘904。在另一个示例中，在形成再分布层910后，沿着再分布层910将球栅阵列114应用到半导体器件900，以提供半导体器件900的输入和输出连接。
[0065]现在参考图10，提供了用于形成半导体(例如，图9中所示的半导体器件900)的方法的另一个示例。如同先前所述和图5中所示的方法，在一系列示意性阶段1001、1003、1005、1007中示出了方法。在1001处，对从一个或多个单片半导体晶圆中切割出来的多个管芯102的可操作性进行测试。然后将可操作的管芯102 (无缺陷或者损坏)组装到管芯堆叠体1002中。例如，粘接一个或多个管芯堆叠体1002的管芯102。如阶段1001所示，管芯堆叠体1002具有交错结构(阶梯、移位等)，其相应地暴露了管芯堆叠体1002的管芯102中的每一个管芯的至少一个表面处的接合焊盘905。如上所述，在另一个示例中，根据各自的接合焊盘905的位置和数量，以一个或多个不同等级或方向来移位管芯102。
[0066]现在参考图10中的阶段1003，将管芯堆叠体1002中的每一个管芯堆叠体设置于面板框架1004内，面板框架1004包括大小和形状能够容纳管芯堆叠体1002中的每一个的一系列腔体。在将管芯堆叠体1002设置在面板框架1004的腔体内后，在面板框架1004内的多个管芯堆叠体1002周围涂模制化合物，以形成图9中先前所示的管芯组件902的边缘904。如本文中所述，在一个示例中，模制化合物202是树脂，其形成与管芯的材料(例如，硅)相比具有较低弹性模量的电介质聚合物。结合面板框架1004形成了重构管芯面板1006，其中包括多个模制的管芯堆叠体。阶段3示出了圆形(晶圆形状的)面板框架1004。在另一个示例中，面板框架具有诸如图4中所示的矩形或者正方形的不同的形状。
[0067]如阶段1003中所示，由管芯堆叠体1002形成的管芯组件902包括从管芯102中的每一个管芯横向延伸的边缘904。如该结构中所示，管芯堆叠体1002在模制化合物202内交错。相应的管芯102的边缘904中的每一个边缘按照管芯堆叠体1002内的管芯102中的每一个管芯的偏移位置而在横向尺寸上相应地发生变化。通过管芯的移位而暴露的接合焊盘905面对朝向下层管芯1002的边缘904的管芯堆叠体1002的底部(如图10中所示)O
[0068]在阶段1005处，多个过孔912钻到接合焊盘905下面的边缘904中，以将管芯102中的每一个与沿着管芯102的其中之一提供的再分布层910互连。例如，在图10中所示的示例中，最底部的管芯(在该倒置结构中示出为最上面的管芯)设置有再分布层910。任选地，在形成再分布层910的导电迹线之前，将多个过孔912钻到边缘904中，以相应地形成将容纳导电材料的通道，以与随后形成的再分布层910互连。将导电材料涂到过孔912的通道以最终将管芯堆叠体1002的多个管芯102与半导体器件900的再分布层互连。在另一个示例中，在过孔912的钻孔之前形成再分布层910。
[0069]在阶段1007处，通过将球栅阵列114应用到先前在阶段1005形成的再分布层910来完成半导体器件900。如阶段1007处所示，然后从重构管芯面板1006中切割出半导体器件900。从同一个重构管芯面板1006中切割出多个半导体器件900。
[0070]如同前述的半导体器件100，图9和10中所示的半导体器件900提供了与再分布层910 (例如，与最底部的管芯102和管芯堆叠体1002相关联的再分布层910)的直接连接。多个过孔912提供与再分布层910的直接连接，无需另外的较大模盖来相应地包含并封装从管芯中的每一个管芯延伸到管芯堆叠体下面的衬底(大于再分布层910)的多个引线接合。管芯堆叠体1002的交错结构暴露了一个或多个管芯102的接合焊盘905，并且从而允许从接合焊盘905延伸穿过边缘904的过孔912将相应的管芯102中的每一个管芯与再分布层910互连。相比于可靠地封装引线所需的另外的较深(较厚)的模盖，例如图5中所示的504，接合焊盘905与再分布层之间的由过孔912提供的直接连接允许浅层的模制化合物。
[0071]另外，如前所述，由于与管芯102的硅的较硬材料相比，经由模制化合物202的较软材料(较低弹性模量)来进行穿过半导体器件900的钻孔，因而通过穿过模制化合物202 (电介质聚合物)提供过孔912，使得对半导体器件900的损坏最小。另外，利用图10中所示的方法，形成再分布层901的工艺与管芯堆叠体1002的管芯102的其中之一隔离。例如，如本文中所述，将再分布层910提供给管芯堆叠体1002的最底部的管芯102。因此，过孔912穿过管芯堆叠体1002的管芯102的横向边缘904延伸到与最底部管芯102相关联的再分布层910。从而再分布层910将另外与每一个管芯102相关联的多个再分布层中的每一个再分布层的互连合并为还提供与球栅阵列114的互连的单一的再分布层。在另一个示例中，最底部的管芯102包括局限于管芯的多个再分布层(例如，多个相邻的层910)，而覆盖最底部管芯102的管芯102的剩余管芯与过孔912互连。在另一个示例中，管芯102中的每一个管芯包括各自的再分布层910，并且管芯102通过再分布层910与过孔912互连。
[0072]包括了使用如本公开内容中所述的半导体器件100、900的电子设备的示例，以示出本公开内容的较高等级的设备应用的示例。图11是电子设备1100的方框图，其包含利用根据本公开内容的至少一个实施例的制造方法和结构所构造的至少一个半导体器件。电子设备1100仅是使用了本公开内容的实施例的电子系统的一个示例。电子设备1100的示例包括但不限于，个人计算机、平板电脑、移动电话、游戏设备、MP3或者其它数字音乐播放器等。在该示例中，电子设备1100包括数据处理系统，其包括系统总线1102，以耦合系统的各种部件。系统总线1102在电子设备1100的各种部件中提供通信链路，并且可以被实施为单个总线、总线的组合或者以任何其它适合的方式来实施。
[0073]电子组件1110耦合到系统总线1102。电子组件1110可以包括任何电路或电路的组合。在一个实施例中，电子组件1110包括可以具有任何类型的处理器1112。如本文中所使用的，“处理器”表示任何类型的运算电路，例如但不限于微处理器、微控制器、复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、图形处理器、数字信号处理器(DSP)、多核处理器或者任何其它类型的处理器或者处理电路。
[0074]可以包括在电子组件1110中的其它类型的电路是定制电路、专用集成电路(ASIC)等，例如，用于无线设备中的一个或多个电路(例如通信电路1114)，所述无线设备例如移动电话、个人数字助理、便携式计算机、双向无线电和类似的电子系统。IC可以执行任何其它类型的功能。
[0075]电子设备1100(例如，诸如固态驱动器的驱动器或者闪存存储器)还可以包括外部存储器1120，其相应地可以包括适合于特殊应用的一个或多个存储器元件，例如随机存取存储器(RAM)形式的主存储器1122、一个或多个硬盘驱动器1124、或者管理诸如光盘(CD)、闪存存储卡、数字化视频光盘(DVD)等的可移动介质1126的一个或多个驱动器。
[0076]电子设备1100还可以包括一个或多个显示设备1116、一个或多个扬声器1118、键盘或者控制器1130，所述键盘或者控制器1130可以任选地包括鼠标、跟踪球、触摸屏、语音识别设备或者允许系统用户将信息输入到电子设备1100中并且从电子设备1100接收信息的任何其它设备。
[0077]为了更好地示出本文中所公开的方法和装置，在此提供了实施例的非限制性列表:
[0078]示例I是针对用于制造堆叠的半导体器件的方法的装置，其包括:在第一管芯和第二管芯上形成边缘，所述边缘在横向上延伸离开第一和第二管芯；将第二管芯堆叠在第一管芯上；以及在堆叠后，穿过边缘钻出一个或多个过孔，所述一个或多个过孔在第一和第二管芯之间延伸。
[0079]在示例2中，示例I的主题内容可以任选地包括利用导电材料填充一个或多个过孔，以电互连第一和第二管芯。
[0080]在示例3中，示例I — 2中的任意一个的主题内容可以任选地包括:其中，形成边缘包括在第一管芯和第二管芯之上形成电介质部分，利用电介质部分形成所述边缘。
[0081]在示例4中，示例I 一 3中的任意一个的主题内容可以任选地包括:其中，形成电介质部分包括在第一管芯和第二管芯周围模制树脂，利用树脂形成边缘。
[0082]在示例5中，示例I 一 4中的任意一个的主题内容可以任选地包括:形成第一重构管芯面板，所述第一重构管芯面板包括在面板框架中模制的第一多个管芯，所述第一多个管芯包括第一管芯；以及形成第二重构管芯面板，所述第二重构管芯面板包括在另一个面板框架中模制的第二多个管芯，所述第二多个管芯包括第二管芯；并且形成边缘包括利用电介质材料包围第一和第二重构管芯面板中的管芯的外围。
[0083]在示例6中，示例I 一 5中的任意一个的主题内容可以任选地包括:拣选所述第一多个管芯和第二多个管芯中的管芯，以确保仅将可操作的管芯用于形成第一和第二重构管芯面板。
[0084]在示例7中，示例I 一 6中的任意一个的主题内容可以任选地包括:从第一和第二重构管芯面板分离第一和第二粘接的管芯的单独的堆叠体。
[0085]在示例8中，示例I — 7中的任意一个的主题内容可以任选地包括:其中，钻出一个或多个过孔由激光钻孔、机械钻孔或者化学蚀刻中的一个或多个组成。
[0086]在示例9中，示例I 一 8中的任意一个的主题内容可以任选地包括:其中，穿过第一和第二管芯钻出的一个或多个过孔是连续的。
[0087]在示例10中，示例I 一 9中的任意一个的主题内容可以任选地包括:在第一或第二管芯或者所述边缘中的一个或多个上形成导电迹线的一个或多个再分布层，一个或多个过孔在边缘与导电迹线通信。
[0088]在示例11中，示例I 一 10中的任意一个的主题内容可以任选地包括:其中，将第一管芯堆叠在第二管芯上包括相对于第一管芯交错第二管芯，以暴露第二管芯的至少一个接合焊盘。
[0089]在示例12中，示例I — 11中的任意一个的主题内容可以任选地包括:其中，钻出一个或多个过孔包括穿过第一管芯的边缘钻出至少一个过孔，所述至少一个过孔延伸到第二管芯的至少一个接合焊盘。
[0090]在示例13中，示例I 一 12中的任意一个的主题内容可以任选地包括:用于制造堆叠的半导体器件的方法，其包括:拣选出管芯中的多个可操作管芯，对多个可操作管芯的可操作性进行测试；以及形成至少第一重构管芯面板包括:将拣选的多个可操作管芯布置在面板框架内，并且在面板框架内的多个可操作管芯周围模制树脂，以形成所述第一重构管芯面板，利用树脂形成的边缘从多个可操作管芯中的每一个横向延伸。
[0091]在示例14中，示例I 一 13中的任意一个的主题内容可以任选地包括:重复进行布置和模制，以形成第二重构管芯面板，边缘在横向上延伸离开第二重构管芯面板的多个可操作管芯的每一个管芯。
[0092]在示例15中，示例I 一 14中的任意一个的主题内容可以任选地包括:将第一重构管芯面板耦合到第二重构管芯面板；以及在耦合的第一与第二重构管芯面板中钻出一个或多个过孔，一个或多个过孔在多个可操作管芯的边缘内，并且一个或多个过孔在第一和第二重构管芯面板之间延伸。
[0093]在示例16中，示例I 一 15中的任意一个的主题内容可以任选地包括:其中，将第一重构管芯面板耦合到第二重构管芯面板包括将第一和第二重构管芯面板中的每一个的多个可操作管芯对齐。
[0094]在示例17中，示例I 一 16中的任意一个的主题内容可以任选地包括:将第一和第二重构管芯面板分成多个多层封装，多层封装中的每一个包括:第一和第二重构管芯面板的多个可操作管芯中的至少两个管芯，以及一个或多个过孔中的至少一个过孔。
[0095]在示例18中，示例I 一 17中的任意一个的主题内容可以任选地包括:其中，在耦合的第一和第二重构管芯面板中钻出一个或多个过孔包括穿过多个可操作管芯的边缘钻出一个或多个过孔。
[0096]在示例19中，示例I 一 18中的任意一个的主题内容可以任选地包括:利用导电材料填充一个或多个过孔，以将第一和第二重构管芯面板电耦合。
[0097]在示例20中，示例I 一 19中的任意一个的主题内容可以任选地包括:其中，形成至少第一重构管芯面板包括在多个可操作管芯和相应的边缘之上形成导电迹线的一个或多个再分布层，一个或多个过孔在边缘与导电迹线进行通信。
[0098]在示例21中，示例I 一 20中的任意一个的主题内容可以任选地包括:其中，将拣选的多个可操作管芯布置在面板框架内包括将拣选的多个可操作管芯布置在面板框架内的一个或多个交错的管芯堆叠体中，一个或多个交错的管芯堆叠体中的每一个管芯堆叠体包括两个或更多管芯，并且两个或更多管芯的至少其中之一与相邻管芯交错。
[0099]在示例22中，示例I 一 21中的任意一个的主题内容可以任选地包括:其中，在多个可操作管芯周围模制树脂包括在一个或多个交错的管芯堆叠体中的每一个周围模制树脂。
[0100]在示例23中，示例I 一 22中的任意一个的主题内容可以任选地包括:半导体器件，其包括:第一管芯；堆叠在第一管芯上的第二管芯；在横向上延伸离开第一和第二管芯的每一个的边缘；在第一管芯和第一管芯的边缘之上延伸的第一再分布层；以及延伸穿过相应的边缘的至少其中之一的一个或多个过孔,一个或多个过孔通过边缘与第一和第二管芯进行通信。
[0101]在示例24中，示例I 一 23中的任意一个的主题内容可以任选地包括:其中，相应的边缘是在相应的第一和第二管芯周围模制的模制的树脂边缘，一个或多个过孔延伸穿过模制的树脂边缘的至少其中之一。
[0102]在示例25中，示例I 一 24中的任意一个的主题内容可以任选地包括在第一和第二管芯中的每一个之上形成的电介质部分，电介质部分包括一个或多个边缘，并且一个或多个过孔延伸穿过电介质部分。
[0103]在示例26中，示例I 一 25中的任意一个的主题内容可以任选地包括:其中，一个或多个过孔与第一和第二管芯横向间隔开。
[0104]在示例27中，示例I 一 26中的任意一个的主题内容可以任选地包括第二再分布层，其在第二管芯和第二管芯的边缘之上延伸。
[0105]在示例28中，示例I 一 27中的任意一个的主题内容可以任选地包括:第一和第二再分布层提供导电迹线的扇出结构，所述导电迹线在第一和第二管芯相应的占用面积上延伸并超出，并且一个或多个过孔与第一和第二再分布层进行通信。
[0106]在示例29中，示例I 一 27中的任意一个的主题内容可以任选地包括:其中，过孔是在将第二管芯堆叠在第一管芯上之后，在相应的边缘的至少其中之一中形成的钻出的过孔。
[0107]在示例30中，示例I 一 29中的任意一个的主题内容可以任选地包括包含第一和第二管芯的多个管芯，边缘从多个管芯中的每一个管芯横向延伸，多个管芯在堆叠结构中，并且一个或多个过孔延伸穿过多个管芯的相应的边缘中的至少两个边缘。
[0108]在示例31中，示例I 一 30中的任意一个的主题内容可以任选地包括:其中，第二管芯与第一管芯交错，第二管芯包括取决于交错的至少一个暴露的接合焊盘。
[0109]在示例32中，示例I 一 31中的任意一个的主题内容可以任选地包括:其中，一个或多个过孔穿过第一管芯的边缘延伸到第二管芯的至少一个暴露的接合焊盘。
[0110]这些非限制性示例中的每一个都是独立的，或者可以以任何排列或组合的形式与一个或多个其它示例进行组合。
[0111]以上【具体实施方式】包括对附图的参考，其形成了【具体实施方式】的一部分。通过举例说明，附图示出了其中可以实践本公开内容的特定实施例。这些实施例在本文中也被称为“示例”。这种示例可以包括除了所示的或者所述的那些要素以外的要素。然而，本发明人还设想了其中仅提供所示的或所述的那些要素的示例。此外，相对于特定示例(或者其一个或多个方面)，或者相对于本文所示或所述的其它示例(或者其一个或多个方面)，本发明人还设想了使用所示或所述的那些要素(或者其一个或多个方面)的任意组合或排列的示例。
[0112]在本文件中，如专利文件中常见的那样，术语“一”用于包括一个或多于一个，独立于“至少一个”或者“一个或多个”的任何其它实例或使用。在本文件中，术语“或者”用于指代无排他性的或者，以使得“A或者B”包括“A但不是B”、“B但不是A”以及“A和B”，除非另外指明。在本文件中，术语“包括”和“其中”用作相应的术语“包含”和“其中”的通俗语言的等同物。同样，在以下权利要求中，术语“包括”和“包含”是开放式的，即，包括除了在权利要求中这个术语之后所列出的要素、以外的要素的系统、设备、制品、成分、公式、或工艺仍被视为落在该权利要求的范围内。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅仅用作标记，并且不是要对其对象施加数值要求。
[0113]以上说明旨在进行说明而非进行限制。例如，上述的示例(或者其一个或多个方面)可以彼此结合使用。例如，本领域普通技术人员在阅读以上说明后可以使用其它实施例。提供了摘要以遵循37 C.F.R.§ 1.72(b)，其将使读者能够快速地确定技术公开内容的性质。在理解摘要并不是用于解释或限制权利要求的范围或意义的情况下提交所述摘要。同样，在以上的【具体实施方式】中，可以将多个特征分组在一起以简化本公开内容。这不应被解释为未要求保护的公开特征对于任何权利要求是必不可少的。相反，发明主题在少于特定的公开实施例的全部特征的情况下也可以存在。因此，以下权利要求在此并入到【具体实施方式】中，其中每一项权利要求依靠自身作为单独的实施例，并且可以预期，这种实施例可以以各种组合或排列的形式彼此结合。应该参考所附权利要求以及为该权利要求赋予权利的等同物的完整范围来确定本公开内容的范围。
【权利要求】
1.一种用于制造堆叠的半导体器件的方法，包括: 在第一管芯和第二管芯上形成边缘，所述边缘在横向上延伸离开所述第一管芯和所述第二管芯； 将所述第二管芯堆叠在所述第一管芯上；以及 在堆叠后，穿过所述边缘钻出一个或多个过孔，所述一个或多个过孔在所述第一管芯与所述第二管芯之间延伸。
2.根据权利要求1所述的方法，还包括利用导电材料填充所述一个或多个过孔，以电互连所述第一管芯和所述第二管芯。
3.根据权利要求1所述的方法，其中，形成边缘包括在所述第一管芯和所述第二管芯上形成电介质部分，利用所述电介质部分形成所述边缘。
4.根据权利要求3所述的方法，其中，形成所述电介质部分包括在所述第一管芯和所述第二管芯周围模制树脂，利用所述树脂形成所述边缘。
5.根据权利要求1所述的方法，包括: 形成第一重构管芯面板，所述第一重构管芯面板包括在面板框架中模制的第一多个管芯，所述第一多个管芯包括所述第一管芯，以及 形成第二重构管芯面板，所述第二重构管芯面板包括在另一个面板框架中模制的第二多个管芯，所述第二多个管芯包括所述第二管芯；以及 形成边缘包括利用电介质材料包围所述第一重构管芯面板和所述第二重构管芯面板中的管芯的外围。
6.根据权利要求5所述的方法，包括拣选所述第一多个管芯和所述第二多个管芯中的所述管芯，以确保仅将可操作的管芯用于形成所述第一重构管芯面板和所述第二重构管芯面板。
7.根据权利要求6所述的方法，包括从所述第一重构管芯面板和所述第二重构管芯面板分离第一和第二粘接的管芯的单独的堆叠体。
8.根据权利要求1所述的方法，其中，钻出所述一个或多个过孔由激光钻孔、机械钻孔或者化学蚀刻中的一个或多个组成。
9.根据权利要求1所述的方法，其中，穿过所述第一管芯和所述第二管芯钻出所述一个或多个过孔是连续的。
10.根据权利要求1所述的方法，包括在所述第一管芯或者所述第二管芯或者所述边缘中的一个或多个之上形成导电迹线的一个或多个再分布层，所述一个或多个过孔在所述边缘处与所述导电迹线进行通信。
11.根据权利要求1所述的方法，其中，将所述第一管芯堆叠在所述第二管芯之上包括使所述第二管芯相对于所述第一管芯交错，以暴露所述第二管芯的至少一个接合焊盘。
12.根据权利要求11所述的方法，其中，钻出所述一个或多个过孔包括穿过所述第一管芯的所述边缘钻出至少一个过孔，所述至少一个过孔延伸至所述第二管芯的所述至少一个接合焊盘。
13.一种用于制造堆叠的半导体器件的方法，包括: 拣选管芯得到多个可操作管芯，测试所述多个可操作管芯的可操作性；以及 形成至少第一重构管芯面板，包括: 将所述拣选的多个可操作管芯布置在面板框架内，以及 在所述面板框架内的所述多个可操作管芯周围模制树脂，以形成所述第一重构管芯面板，利用所述树脂形成的边缘从所述多个可操作管芯中的每一个可操作管芯横向延伸。
14.根据权利要求13所述的方法，包括重复进行布置和模制，以形成第二重构管芯面板，边缘在横向上延伸离开所述第二重构管芯面板的所述多个可操作管芯中的每一个管-!-HΛ ο
15.根据权利要求14所述的方法，包括将所述第一重构管芯面板耦合到所述第二重构管芯面板；以及 在所述耦合的第一重构管芯面板和第二重构管芯面板中钻出一个或多个过孔，所述一个或多个过孔在所述多个可操作管芯的所述边缘内，并且所述一个或多个过孔在所述第一重构管芯面板和所述第二重构管芯面板之间延伸。
16.根据权利要求15所述的方法，其中，将所述第一重构管芯面板耦合到所述第二重构管芯面板包括将所述第一重构管芯面板和所述第二重构管芯面板中的每一个的所述多个可操作管芯对齐。
17.根据权利要求15所述的方法，包括将所述第一重构管芯面板和所述第二重构管芯面板分成多个多层封装，所述多层封装中的每一个包括: 所述第一重构管芯面板和所述第二重构管芯面板的所述多个可操作管芯中的至少两个管芯，以及 所述一个或多个过孔中的至少一个过孔。
18.根据权利要求15所述的方法，其中，在所述耦合的第一重构管芯面板和所述第二重构管芯面板中钻出一个或多个过孔包括穿过所述多个可操作管芯的所述边缘钻出一个或多个过孔。
19.根据权利要求15所述的方法，包括利用导电材料填充所述一个或多个过孔，以电耦合所述第一重构管芯面板和所述第二重构管芯面板。
20.根据权利要求13所述的方法，其中，形成至少所述第一重构管芯面板包括在所述多个可操作管芯和相应的边缘之上形成导电迹线的一个或多个再分布层，所述一个或多个过孔在所述边缘处与所述导电迹线进行通信。
21.根据权利要求13所述的方法，其中，将所述拣选的多个可操作管芯布置在所述面板框架内包括将所述拣选的多个可操作管芯布置到所述面板框架内的一个或多个交错的管芯堆叠体中，所述一个或多个交错的管芯堆叠体中的每一个管芯堆叠体包括两个或更多管芯，并且所述两个或更多管芯的至少其中之一与相邻的管芯交错。
22.根据权利要求21所述的方法，其中，在所述多个可操作管芯周围模制所述树脂包括在所述一个或多个交错的管芯堆叠体周围模制所述树脂。
23.—种堆叠的半导体器件，包括: 第一管芯； 第二管芯，所述第二管芯堆叠在所述第一管芯之上； 边缘，所述边缘在横向上延伸离开第一管芯和所述第二管芯中的每一个管芯； 第一再分布层，所述第一再分布层在所述第一管芯和所述第一管芯的边缘之上延伸；以及 一个或多个过孔，所述一个或多个过孔延伸穿过相应的边缘的至少其中之一，所述一个或多个过孔经由所述边缘与所述第一管芯和所述第二管芯进行通信。
24.根据权利要求23所述的堆叠的半导体器件，其中，所述相应的边缘是在相应的第一管芯和第二管芯周围模制的模制的树脂边缘，所述一个或多个过孔延伸穿过所述模制的树脂边缘的至少其中之一。
25.根据权利要求23所述的堆叠的半导体器件，包括在所述第一管芯和所述第二管芯中的每一个之上形成的电介质部分，所述电介质部分包括所述一个或多个边缘，并且所述一个或多个过孔延伸穿过所述电介质部分。
26.根据权利要求23所述的堆叠的半导体器件，其中，所述一个或多个过孔与所述第一管芯和所述第二管芯横向间隔开。
27.根据权利要求23所述的堆叠的半导体器件，包括第二再分布层，所述第二再分布层在所述第二管芯和所述第二管芯的边缘之上延伸。
28.根据权利要求27所述的堆叠的半导体器件，所述第一再分布层和所述第二再分布层提供导电迹线的扇出结构，所述导电迹线在所述第一管芯和所述第二管芯的相应的占用面积之上延伸并超出，并且所述一个或多个过孔与所述第一再分布层和所述第二再分布层进行通信。
29.根据权利要求23所述的堆叠的半导体器件，其中，所述过孔是在所述第二管芯堆叠在所述第一管芯上之后，在所述相应的边缘的至少其中之一中形成的钻出的过孔。
30.根据权利要求23所述的堆叠的半导体器件，包括包含所述第一管芯和所述第二管芯的多个管芯，边缘从所述多个管芯中的每一个管芯横向延伸，所述多个管芯在堆叠结构中，并且所述一个或多个过孔延伸穿过所述多个管芯的相应的边缘中的至少两个边缘。
31.根据权利要求23所述的堆叠的半导体器件，其中，所述第二管芯相对于所述第一管芯交错，所述第二管芯包括取决于所述交错的至少一个暴露的接合焊盘。
32.根据权利要求31所述的堆叠的半导体器件，其中，所述一个或多个过孔穿过所述第一管芯的所述边缘延伸到所述第二管芯的所述至少一个暴露的接合焊盘。
【文档编号】H01L21/768GK104517934SQ201410504407
【公开日】2015年4月15日 申请日期:2014年9月26日 优先权日:2013年9月27日
【发明者】赵俊峰 申请人:英特尔公司