一种高密度集成引线框架的制作方法
【专利摘要】本实用新型涉及一种高密度集成引线框架，下片框架上设有M×N个第一承放块（10），上片框架上设有M×N个第二承放块（30），第二承放块（30）与片状跳线集成为一体形成梯形结构，第二承放块（30）包括跳线端（301）和连接端（302），第一承放块（10）包括承放端（101）和连接端（102），第二承放块的跳线端（301）与第一承放块的承放端（101）在水平位置重合，且形成一个用于安装芯片（20）的芯片承放腔。本实用新型引线框架增加了引线框架中芯片承放结构的密度，提高了产品生产效率，同时提高了资源利用率，降低了生产成本。跳线集成于引线框架上，不需要重新设计和制作跳线，降低生产成本。
【专利说明】一种高密度集成引线框架
【技术领域】
[0001]本实用新型涉及一种二极管引线框架，特别是一种高密度集成引线框架。
【背景技术】
[0002]由于小产品封装的引线框架主要用于手工装配生产中，因此为了便于手工装配，目前的小产品封装引线框架为单排设计，例如S0D123-FL封装二极管引线框架结构为40*1，生产效率低，且引线框架中的芯片承放结构密度小，框架利用率低，耗费材料。此外，如图1、图2所示，目前的S0D123-FL封装二极管引线框架或SMA-FL封装二极管引线框架中用于承放二极管芯片的芯片承放结构，包括第一承放块I和第二承放块4，二极管芯片2置于第一承放块的一端，二极管芯片通过跳线3与第二承放块连接，即是说需要单独设计和制作跳线以实现二极管芯片与第二承放块连接，提高引线框架的生产成本。
实用新型内容
[0003]本实用新型的目的在于:针对现有技术存在的引线框架密度小、生产效率低、成本高的问题，提供一种高密度集成引线框架。
[0004]为了实现上述目的，本实用新型采用的技术方案为:
[0005]一种高密度集成引线框架，包括上片框架和下片框架，所述下片框架上设有MXN个第一承放块，M和N均为大于I的整数，上片框架)上设有MXN个第二承放块，所述第二承放块与片状跳线集成为一体形成梯形结构，第二承放块包括跳线端和连接端，所述第一承放块包括承放端和连接端，第二承放块的跳线端与第一承放块的承放端在水平位置重合、且形成一个用于安装芯片(20)的芯片承放腔。
[0006]根据实施例，所述引线框架的长度为230mm，宽度为80mm，所述下片框架上设有20X20个第一承放块,上片框架上设有20X20个第二承放块,第二承放块的跳线端与第一承放块的承放端之间形成的芯片承放腔为SMA-FL封装二极管用承放腔。
[0007]根据实施例，所述引线框架的长度为230mm，宽度为80mm，所述下片框架上设有12 X 24个第一承放块,上片框架上设有12 X 24个第二承放块,第二承放块的跳线端与第一承放块的承放端之间形成的芯片承放腔为S0D123-FL封装二极管用承放腔。
[0008]综上所述，由于采用了上述技术方案，本实用新型的有益效果是:
[0009]1、增加引线框架中芯片承放结构的密度，提高产品生产效率。
[0010]2、由于引线框架中芯片承放结构的密度增加，提高了资源利用率，降低了材料成本，通过机械自动化装配降低了人力成本。
[0011]3、跳线集成在引线框架上，不需要重新设计和制作跳线，降低生产成本。
[0012]4、跳线集成在引线框架上，避免了传统引线框架中跳线与框架焊接不良而影响产
品质量。
【专利附图】
【附图说明】[0013]图1为传统引线框架中芯片承放结构的示意图。
[0014]图2为图1的主视图。
[0015]图3为本实用新型引线框架示意图(局部)。
[0016]图4为本实用新型引线框架中芯片承放结构的示意图。
[0017]图5为图4的主视图。
[0018]图中标记:100-下片框架，300-上片框架，10-第一承放块，20-芯片，30-第二承放块，101-第一承放块的承放端，102-第一承放块的连接端，301-第二承放块的跳线端，302-第二承放块的连接端。
【具体实施方式】
[0019]下面结合附图，对本实用新型作详细的说明。
[0020]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
[0021]参考图3至图5，本实用新型提供的高密度集成引线框架，其包括上片框架300和下片框架100，下片框架100上设有MXN (M和N均为大于I的整数)个第一承放块10，上片框架300上设有MXN个第二承放块30，第二承放块30中集成有跳线，即第二承放块30与片状跳线集成为一体形成梯形结构。梯形结构的第二承放块30分为跳线端301和连接端302，第一承放块10分为承放端101和连接端102，上片框架中第二承放块的跳线端301与下片框架中第一承放块10的承放端101在水平位置重合，且形成一个用于安装芯片20的芯片承放腔，上片框架300与下片框架100配合使用，第一承放块10与第二承放块30组成芯片承放结构，二极管芯片安装于芯片承放结构中的芯片承放腔中。如图5所示，芯片20安装于第一承放块10的承放端101上，芯片20通过焊锡与第二承放块的跳线端301连接。
[0022]需要说明的是，本实用新型提供的引线框架，为了实现引线框架中芯片承放结构密度更大，克服了多项技术困难:(1)相邻芯片承放结构间距的设置。间距过大会导致引线框架利用率低，不能很好的解决密度小、生产效率低的问题；但是间距过小则会导致生产二极管芯片时不能很好的剪切出二极管，出现大量废品。(2)模具及生产设备设计。引线框架密度的改变对模具及生产设备提出更高的要求，需要重新设计、制造模具及生产设备，同时导致模具及生产设备制作工艺改变。(3)生产工艺的重新定制。引线框架密度改变也导致电镀、焊接、防氧化等引线框架的生产工艺改变，需要重新设计工艺参数，重新制定生产工艺流程。
[0023]实施例1
[0024]本实施例提供一种SMA-FL封装二极管用引线框架，引线框架的长度为230mm，宽度为80mm，该引线框架的下片框架上设有20 X 20个第一承放块10，上片框架上设有20 X 20个第二承放块30，第二承放块30与片状跳线集成为一体形成梯形结构。上片框架中第二承放块的跳线端301与下片框架中第一承放块10的承放端101在水平位置重合，且形成一个芯片承放腔，上片框架与下片框架配合使用，SMA-FL封装二极管安装于第一承放块10的承放端101上，芯片20通过焊锡与第二承放块的跳线端301连接。相比于传统的单排(40 X 1，引线框架长度为101.6_，宽度为8.15mm)SMA-FL封装二极管用引线框架，大大提高了芯片承放结构的密度，提高了框架材料利用率，提高生产效率的同时降低了生产成本。
[0025]实施例2
[0026]本实施例提供一种S0D123-FL封装二极管用引线框架，引线框架的长度为230mm，宽度为80mm，该引线框架的下片框架上设有12X24个第一承放块10，上片框架上设有12X24个第二承放块30，第二承放块30与片状跳线集成为一体形成梯形结构。上片框架中第二承放块的跳线端301与下片框架中第一承放块10的承放端101在水平位置重合，且形成一个芯片承放腔，上片框架与下片框架配合使用，S0D123-FL封装二极管安装于第一承放块10的承放端101上，芯片20通过焊锡与第二承放块的跳线端301连接。相比于传统的单排(40 X 1，引线框架长度为100mm，宽度为6.35mm) S0D12-FL封装二极管用引线框架，大大提闻了芯片承放结构的密度，提闻了框架材料利用率，提闻生广效率的同时降低了生产成本。
[0027]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
【权利要求】
1.一种高密度集成引线框架，其特征在于，包括上片框架(300)和下片框架(100)，所述下片框架(100)上设有MXN个第一承放块(10)，M和N均为大于I的整数，上片框架(300)上设有MXN个第二承放块(30)，所述第二承放块(30)与片状跳线集成为一体形成梯形结构，第二承放块(30)包括跳线端(301)和连接端(302)，所述第一承放块(10)包括承放端(101)和连接端(102)，第二承放块的跳线端(301)与第一承放块的承放端(101)在水平位置重合、且形成一个用于安装芯片(20)的芯片承放腔。
2.根据权利要求1所述的高密度集成引线框架，其特征在于，所述引线框架的长度为230mm，宽度为80mm，所述下片框架上设有20X20个第一承放块(10)，上片框架上设有20X20个第二承放块(30)，第二承放块的跳线端(301)与第一承放块的承放端(101)之间形成的芯片承放腔为SMA-FL封装二极管用承放腔。
3.根据权利要求1所述的高密度集成引线框架，其特征在于，所述引线框架的长度为230mm，宽度为80mm，所述下片框架上设有12X24个第一承放块(10)，上片框架上设有12X24个第二承放块(30)，第二承放块的跳线端(301)与第一承放块的承放端(101)之间形成的芯片承放腔为SOD123-FL封装二极管用承放腔。
【文档编号】H01L23/495GK203707117SQ201420087837
【公开日】2014年7月9日 申请日期:2014年2月28日 优先权日:2014年2月28日
【发明者】邱志述, 周杰, 谭志伟 申请人:乐山无线电股份有限公司, 成都先进功率半导体股份有限公司