一种双多晶硅功率mos管的制作方法
【专利摘要】本实用新型公开一种双多晶硅功率MOS管，主要由N+衬底、N型外延层、厚氧化层、源极多晶硅、栅极氧化层、栅极多晶硅、体区P、源区N+、硼磷硅玻璃、P+区、钨塞、源极和漏极组成。本实用新型利用双多晶硅结构(源极多晶硅和栅极多晶硅)利用不同厚度的氧化层，在满足MOS器件功能的前提下，达到减小极与极间的电容的目的，大幅减小栅极和漏极之间以及栅极和源极的电容，从而大幅减少栅极开关时的充电时间(栅极电荷密度可以大幅降低)，提高了MOS管的开关速度，并利用深槽类3D结构，降低外延厚度对内阻的影响，实现低内阻。
【专利说明】—种双多晶硅功率肌3管
【技术领域】
[0001]本实用新型涉及半导体【技术领域】，具体涉及一种双多晶硅功率服)3管。
【背景技术】
[0002]功率103管在反压较高时，由外延层承担反压，外延层的电阻率较大，厚度较厚，导致外延层电阻占整体导通电阻的比例最大，因此，改善外延层电阻的效果最明显。比较流行的方法是采用如图1所示类似超级结3即61~ ^111101:1011的三维30结构。
[0003]类似3即61~ 了皿01:1011的30结构从两个方面减小外延层电阻。一方面，空间电荷区从单一的垂直方向空乏改变为垂直与水平两个方向空乏，缩小空乏的距离；另一方面，在保证103管截止时空间电荷区多数载流子能耗尽的情况下，尽量提高外延层载流子浓度，则103管导通时外延层的电阻率就尽量小了。这样在耐压不变的情况下外延层电阻或整体导通电阻就变小了，功率103管工作时发热就少了。然而，目前3即虹了皿和30结构都存在一定的技术难度，其核心技术都掌握在国外品牌厂家和国内少数代工企业手里。
实用新型内容
[0004]本实用新型所要解决的技术问题是提供一种双多晶硅功率103管，其能够在满足108器件功能的前提下，达到减小极与极间的电容的目的，从而提高了皿)3管的开关速度。
[0005]为解决上述问题，本实用新型是通过以下技术方案实现的:
[0006]一种双多晶硅功率103管，主要由奸衬底4型外延层、厚氧化层、源极多晶硅、栅极氧化层、栅极多晶硅、体区？、源区奸、硼磷硅玻璃、区、钨塞、源极和漏极组成；其中~型外延层位于奸衬底的正上方0型外延层的中部开设有纵向延伸的深沟槽，厚氧化层覆于深沟槽的槽壁上；在覆有厚氧化层的深沟槽的槽中填充源极多晶硅；在源极多晶硅和~型外延层之间的厚氧化层内开设有纵向延伸的栅极沟槽，该栅极沟槽在靠近源极多晶硅的一侧留存有一定厚度的厚氧化层，栅极沟槽在靠近~型外延层的一侧则挖到~型外延层处；栅极沟槽内填充有栅极多晶硅；栅极氧化层位于栅极沟槽的外侧，并呈纵向延伸；体区？位于栅极氧化层的外侧；源区奸位于栅极氧化层的外侧，并处于体区？的正上方；源区奸的外侧设有钨塞区位于钨塞的底部，并处于体区？的上部；硼磷硅玻璃覆盖在源区奸、厚氧化层、源极多晶硅、栅极氧化层和栅极多晶硅的上方；源极位于钨塞和硼磷硅玻璃的正上方；漏极位于奸衬底的正下方。
[0007]与现有技术相比，本实用新型利用双？01^结构，即源极多晶娃(30111^6 ？0150和栅极多晶硅扣社6 ？0150利用不同厚度的氧化层，在满足皿)3器件功能的前提下，达到减小极与极间的电容的目的，大幅减小栅极(￠#6)和漏极之间以及栅极￠#6)和源极(30111^6)的电容，从而大幅减少栅极(6^6)开关时的充电时间(栅极电荷密度妮可以大幅降低)，提高了 103管的开关速度，并利用深槽类30结构，降低外延厚度对内阻￠011)的影响，实现低内阻([0界0011)。
【专利附图】
【附图说明】
[0008]图1为现有超级结的三维结构示意图。
[0009]图2为一种双POLY功率MOS管示意图。
【具体实施方式】
[0010]一种双多晶硅功率MOS管，如图2所示，其主要由N+衬底、N型外延层、厚氧化层、源极多晶硅、栅极氧化层、栅极多晶硅、体区P、源区N+、硼磷硅玻璃、P+区、钨塞、源极和漏极组成。其中N型外延层位于N+衬底的正上方。N型外延层的中部开设有纵向延伸的深沟槽，厚氧化层覆于深沟槽的槽壁上。在覆有厚氧化层的深沟槽的槽中填充源极多晶硅。在源极多晶硅和N型外延层之间的厚氧化层内开设有纵向延伸的栅极沟槽，该栅极沟槽在靠近源极多晶硅的一侧留存有一定厚度的厚氧化层，栅极沟槽在靠近N型外延层的一侧则挖到N型外延层处。栅极沟槽内填充有栅极多晶硅。栅极氧化层位于栅极沟槽的外侧，并呈纵向延伸。体区P位于栅极氧化层的外侧。源区N+位于栅极氧化层的外侧，并处于体区P的正上方。源区N+的外侧设有钨塞。P+区位于钨塞的底部，并处于体区P的上部。硼磷硅玻璃覆盖在源区N+、厚氧化层、源极多晶硅、栅极氧化层和栅极多晶硅的上方。源极位于钨塞和硼磷娃玻璃的正上方。漏极位于N+衬底的正下方。
[0011]上述双多晶硅(POLY)功率MOS管的其制备方法，包括如下步骤:
[0012]步骤I，在晶体的N+衬底的上方生长N型外延层。
[0013]步骤2，在晶体的N型外延层内制作出深沟槽，并在深沟槽的槽壁上生长厚度较厚的厚氧化层。
[0014]步骤2.1，在晶体的表面光刻沟槽图形。
[0015]步骤2.2，在晶体的中部蚀刻出深沟槽。
[0016]步骤2.3，在深沟槽的壁上生长厚度较厚的厚氧化层。
[0017]步骤3，在晶体的深沟槽的槽中沉积金属或多晶硅作为良导体。
[0018]步骤3.1，在生长有厚氧化层的深沟槽的槽中填充源极多晶硅(Source Poly)。
[0019]步骤3.2，蚀刻晶体上表面，以形成源极多晶硅结构。
[0020]步骤3.3，在源极多晶硅和N型外延层之间的厚氧化层内挖出栅极沟槽，该栅极沟槽在靠近源极多晶硅的一侧(即内侧)留存有一定厚度的厚氧化层，栅极沟槽在靠近N型外延层的一侧(即外侧)则挖到N型外延层处。
[0021]步骤3.4，在栅极沟槽外侧的N型外延层内生长纵向延伸的栅极氧化层。
[0022]步骤3.5,在栅极沟槽内填充栅极多晶娃(Gate Poly)。
[0023]步骤4，从晶体的上表面向下扩散推结，并在栅极氧化层的外侧形成体区P。
[0024]步骤5，再次从晶体的上表面向下扩散推结，并在栅极氧化层的外侧、体区P的正上方形成源区N+。
[0025]步骤6，在晶体的上表面沉积硼磷硅玻璃(BPSG)以保护栅极(Gate)。
[0026]步骤7，在硼磷硅玻璃和源区N+内光刻出接触孔。
[0027]步骤8，在接触孔的底部低能量注入硼离子，形成P+区。
[0028]步骤9，在P+区的上方、源区N+的外侧填充金属钨塞。
[0029]步骤10，对晶体的进行蒸铝操作，以在该晶体的上表面形成源极。
[0030] 步骤11，减薄晶体的奸衬底，并在减薄的奸衬底下表面背金形成漏极①以丨!!)。
【权利要求】
1.一种双多晶硅功率MOS管，其特征在于:主要由N+衬底、N型外延层、厚氧化层、源极多晶硅、栅极氧化层、栅极多晶硅、体区P、源区N+、硼磷硅玻璃、P+区、钨塞、源极和漏极组成；其中N型外延层位于N+衬底的正上方；N型外延层的中部开设有纵向延伸的深沟槽，厚氧化层覆于深沟槽的槽壁上；在覆有厚氧化层的深沟槽的槽中填充源极多晶硅；在源极多晶硅和N型外延层之间的厚氧化层内开设有纵向延伸的栅极沟槽，该栅极沟槽在靠近源极多晶硅的一侧留存有一定厚度的厚氧化层，栅极沟槽在靠近N型外延层的一侧则挖到N型外延层处；栅极沟槽内填充有栅极多晶硅；栅极氧化层位于栅极沟槽的外侧，并呈纵向延伸；体区P位于栅极氧化层的外侧；源区N+位于栅极氧化层的外侧，并处于体区P的正上方；源区N+的外侧设有钨塞；P+区位于钨塞的底部，并处于体区P的上部；硼磷硅玻璃覆盖在源区N+、厚氧化层、源极多晶硅、栅极氧化层和栅极多晶硅的上方；源极位于钨塞和硼磷娃玻璃的正上方；漏极位于N+衬底的正下方。
【文档编号】H01L29/423GK204102906SQ201420496425
【公开日】2015年1月14日 申请日期:2014年8月29日 优先权日:2014年8月29日
【发明者】关仕汉, 李勇昌, 彭顺刚, 王常毅, 邹锋, 梁毅 申请人:桂林斯壮微电子有限责任公司