finFET器件及其制作方法与流程

本申请涉及半导体制造技术领域，具体而言，涉及一种finFET器件及其制作方法。

背景技术：

现有的互补金属氧化物半导体(CMOS)晶体管是二维的，随着沟道尺寸的不断缩小，与短沟道效应有关的问题越来越难以克服。因此，芯片制造商正在开发具有更高功效的三维立体式的晶体管，例如鳍式场效应晶体管(FinFET)，其可以更好地适应器件尺寸按比例缩小的要求。

现有的形成FinFET的方法通常包括以下工艺步骤：鳍(Fin)的形成→阱区注入→栅的形成→侧壁的形成→扩展区注入→侧壁的形成→源/漏区的选择性生长→源/漏区注入→自对准硅化物的形成→接触孔的形成以及其它前端工序。在上述工艺步骤中，鳍(Fin)的形成有两种方法。一种方法是：在硅基体上先形成一硅氧化物层以形成绝缘体上硅(SOI)结构，然后在绝缘体上硅结构的上面外延生长一硅层，蚀刻硅层以形成鳍；该方法的缺点是：制造成本很高，同时硅氧化物层的散热性较硅基体差，会导致沟道中的热量不能有效散失，造成温度升高，影响迁移率，对器件性能有负面影响。

另一种方法是：在硅基体上直接蚀刻出鳍，然后在硅基体上沉积氧化物以隔离鳍。在形成鳍之后，采用图1所示的流程形成finFET器件，其中，在硅基体上形成鳍之后，对鳍进行阱区注入，在鳍上形成图2所示的第一轻掺杂区111’、重掺杂阱区和第二轻掺杂区131’，以控制短沟道效应的发生，改善栅极结构103’对沟道的控制能力，减小栅极电压夹断(pinch off)沟道的难度，避免亚阈值漏电(Subthreshold leakage)现象的发生；然后，在图2所示的鳍表面上设置栅极结构103’，该栅极结构包括图3所示的硬掩膜133’、栅极132’和栅氧化层131’；在图3所示的栅极结构103’的两侧形成图4所示的侧墙104’；以图4所示的栅极结构和侧墙为掩膜，刻蚀鳍片，形成具有图5所示剖面结构的器件；在图5所示裸露的鳍上外延生长，形成图6所示的源极区106’和漏极区107’；以栅极结构103’和侧墙104’为掩膜，对图6所示的源极区106’和漏极区107’进行离子注入，形成图7所示的源极108’和漏极109’。

由图7可以看出，阱区注入所形成的重掺杂阱区的存在，导致源极、漏极与硅基体之间的漏电流增大，该漏电流是形成器件开路电流的主要成因。

技术实现要素：

本申请旨在提供一种finFET器件及其制作方法，以解决现有技术中重掺杂阱区的存在导致源极、漏极与硅基体之间的漏电流增大的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种finFET器件的制作方法，该制作方法包括：在衬底上设置鳍片和氧化层，鳍片内掺杂有第一杂质离子且形成依次靠近衬底设置的第一轻掺杂区、重掺杂阱区和第二轻掺杂区；在鳍片上设置栅极结构和侧墙；以栅极结构和侧墙为掩膜，刻蚀鳍片以在鳍片上形成凹陷部，凹陷部的顶面位于重掺杂阱区中；对凹陷部进行第二杂质离子注入形成离子注入区，第二杂质离子为第一杂质离子的反型离子；以及在离子注入区设置源极和漏极。

进一步地，第一轻掺杂区和第二轻掺杂区中第一杂质离子的浓度为n₁，重掺杂阱区中第一杂质离子的浓度为n₂，且n₁＜n₂，离子注入区中第二杂质离子的浓度为n₃，且n₃＜n₂，其中，n₂与n₃的差值与n₁的比值为0.9:1～1:1.1。

进一步地，n₁为1E13～1E14atoms/cm³，n₂为1E15～1E17atoms/cm³，n₃为5E14～1E16atoms/cm³。

进一步地，第二杂质离子注入的步骤中，注入能量为40～80KeV，注入剂量为1E12～1E14atoms/cm²。

进一步地，第一杂质离子为P型离子，第二杂质离子为N型离子；或者第一杂质离子为N型离子，第二杂质离子为P型离子，N型离子为P或As，P型离子为B。

进一步地，设置源/漏极的过程包括：在离子注入区进行外延生长，形成源极区和漏极区；对源极区和漏极区进行离子注入形成源极和漏极。

进一步地，外延生长为固相外延生长或激光外延生长。

进一步地，栅极结构的设置过程包括：在裸露的鳍片和氧化层上设置氧化物；在氧化物上沉积多晶硅；在多晶硅上沉积介电材料，介电材料为氧化硅、氧化铪、氧化铝、氮化硅或氮氧化硅；依次刻蚀介电材料、多晶硅和氧化物，形成栅极结构，其中，介电材料刻蚀后形成栅极结构的栅介质层，多晶硅刻蚀后形成栅极结构的栅极，氧化物刻蚀后形成栅极结构的栅氧化层。

进一步地，栅氧化层采用化学气相沉积法、物理气相沉积法或热氧化法设置而成。

进一步地，侧墙的设置过程包括：在栅极结构、裸露的鳍片和氧化层上沉积侧墙材料，侧墙材料为氮化硅与氧化硅的复合材料、氮化硅或氧化硅；对侧墙材料进行刻蚀形成侧墙。

本申请还提供了一种finFET器件，该finFET器件包括：衬底、设置在衬底上的鳍片和氧化层，鳍片内设置有依次靠近衬底且掺杂第一杂质离子的第一轻掺杂区、重掺杂阱区和第二轻掺杂区，鳍片具有中心突出部和外围凹陷部，外围凹陷部的远离衬底的表面位于重掺杂阱区中，finFET器件还包括位于中心突出部上的栅极结构和侧墙，以及位于外围凹陷部的源极和漏极，位于外围凹陷部的重掺杂阱区内掺杂有第二杂质离子，第二杂质离子为第一杂质离子的反型离子。

应用本申请的技术方案，本申请通过刻蚀鳍片以在鳍片上形成凹陷部，并对凹陷部进行 第二杂质离子注入形成离子注入区，第二杂质离子为第一杂质离子的反型离子，从而减少了位于源极和漏极下方的重掺杂阱区中的第一杂质离子的有效浓度，而位于栅极结构下方的重掺杂阱区中第一杂质离子仍然保持高有效浓度掺杂，因此，不会影响原有的改善短沟道效应的作用，而且有效减小了重掺杂的存在导致的源极、漏极与衬底之间漏电流。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了现有技术中finFET器件的制作流程示意图；

图2至图7示出了实施图1所示各流程后得到的器件剖面结构示意图，其中，

图2示出了在硅基体上形成鳍和氧化层之后，进行阱区注入后的剖面结构示意图；

图3示出了在图2所示的鳍表面上设置栅极结构后的剖面结构示意图，图3为沿图2的A-A线的剖面结构示意图；

图4示出了在图3所示的栅极结构的两侧形成侧墙后的剖面结构示意图；

图5示出了以图4所示的栅极结构和侧墙为掩膜，刻蚀鳍片后的剖面结构示意图；

图6示出了在图5所示裸露的鳍上外延生长，形成源极区和漏极区后的剖面结构示意图；

图7示出了以图6所示的栅极结构和侧墙为掩膜，对源极区和漏极区进行离子注入，形成源极和漏极后的剖面结构示意图；

图8示出了本申请提供的finFET器件的制作流程示意图；

图9至图15示出了实施图8所示各流程后得到的器件剖面结构示意图，其中，

图9示出了衬底上设置鳍片和氧化层，且对鳍片进行阱区注入后的剖面结构示意图；

图10示出了图9所示的鳍片上设置栅极结构后的剖面结构示意图，图11为图10的沿A-A线的剖面结构示意图；

图11示出了栅极结构的侧面形成侧墙后的剖面结构示意图；

图12示出了以图11所示的栅极结构和侧墙为掩膜，刻蚀鳍片以在鳍片上形成凹陷部后的剖面结构示意图；

图13示出了对图12中的凹陷部进行第二杂质离子注入形成离子注入区后的剖面结构示意图；

图14示出了图13所示的离子注入区进行外延生长形成源极区和漏极区后的剖面结构示意图；以及

图15示出了对图14所示的源极区和漏极区进行离子注入形成源极和漏极后的剖面结构示意图。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。

正如背景技术所介绍的，现有finFET器件在源极与漏极之间的鳍片中的杂质离子浓度较大，容易导致源极、漏极与硅基体之间的漏电流增大，而该漏电流是形成器件开路电流的主要成因，为了避免上述漏电流的产生，本申请提出了一种finFET器件及其制作方法。

如图8所示，该finFET器件的制作方法包括：在衬底100上设置鳍片101和氧化层102，鳍片101内掺杂有第一杂质离子且形成依次靠近衬底100设置的第一轻掺杂区111、重掺杂阱区121和第二轻掺杂区131；在鳍片101上设置栅极结构103和侧墙104；以栅极结构103和侧墙104为掩膜刻蚀鳍片101以在鳍片101上形成凹陷部，凹陷部的顶面位于重掺杂阱区121中；对凹陷部进行第二杂质离子注入形成离子注入区105，第二杂质离子为第一杂质离子的反型离子；以及在离子注入区105设置源极108和漏极109。

上述制作方法通过刻蚀鳍片以在鳍片101上形成凹陷部，并对凹陷部进行第二杂质离子注入形成离子注入区105，第二杂质离子为第一杂质离子的反型离子，从而减少了位于源极108和漏极109下方的重掺杂阱区105中的第一杂质离子的有效浓度，而位于栅极结构103下方的重掺杂阱区121中第一杂质离子仍然保持高有效浓度的掺杂，因此，不会影响原有的改善短沟道效应的作用，而且有效减小了重掺杂的存在导致的源极、漏极与衬底之间漏电流。

本领域技术人员应该清楚的是，上述反型离子是指能够提供空穴的离子和能够提供自由电子的离子，本申请根据常用的finFET器件的结构设计特点，优选上述第一杂质离子为P型 离子，第二杂质离子为N型离子；或者第一杂质离子为N型离子，第二杂质离子为P型离子。优选地，N型离子为P或As，所述P型离子为B。

现在，将参照附图更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

首先，在衬底100上设置鳍片101和氧化层102，且对鳍片101进行阱区注入在鳍片101内掺杂第一杂质离子且形成依次靠近衬底设置的第一轻掺杂区111、重掺杂阱区121和第二轻掺杂区131，形成具有图9所示剖面结构的器件。

上述衬底100可以是本领域常规使用的任何半导体材料，例如Ⅳ族半导体，如硅或锗，或者Ⅲ族-Ⅴ族化合物半导体，如砷化镓、磷化铟、氮化镓或碳化硅，本申请优选采用体硅作为衬底100。

对上述衬底100进行刻蚀形成鳍片101，然后在刻蚀后的衬底100上沉积氧化物以隔离鳍片101；然后对氧化物进行刻蚀，使鳍片101的部分侧壁裸露，形成氧化层102；对鳍片101进行阱区注入，形成第一轻掺杂区111，重掺杂阱区121和第二轻掺杂区131，上述各掺杂区的形成可以与现有技术相同，通过调节离子注入的角度、能量和剂量来实现，在此不再赘述。

在鳍片101上形成上述第一轻掺杂区111、重掺杂阱区121和第二轻掺杂区131后，在图10所示的鳍片101上设置图10所示的栅极结构103。其中，图10为图9的沿A-A线的剖面结构示意图。该栅极结构103的形成过程可以依据所形成栅极结构103的类型不同而有所变化，以下将分别说明栅极结构103的形成过程。

当栅极结构103的栅极132为多晶硅栅极时，该栅极结构103的形成过程包括：在裸露的鳍片101和氧化层102上设置氧化物；在氧化物上沉积多晶硅；在多晶硅上沉积介电材料，在介电材料上设置光刻胶，并曝光显影图形化，以光刻胶为掩膜依次刻蚀介电材料、多晶硅和氧化物，形成栅极结构103的栅介质层133、栅极132和栅氧化层131。其中上述形成栅氧化层131的氧化物采用化学气相沉积法、物理气相沉积法或热氧化法设置而成，上述多晶硅和介电材料均可采用化学气相沉积法或物理气相沉积法沉积，上述介电材料为氧化硅、氧化铪、氧化铝层、氮化硅或氮氧化硅。

当栅极结构103的栅极131为伪栅极时，该栅极结构103的形成过程包括：在裸露的鳍片101和氧化层102上设置多晶硅；在多晶硅上设置光刻胶，并曝光显影图形化，以光刻胶为掩膜刻蚀多晶硅形成伪栅极。

在形成图10所示的栅极结构103后，在栅极结构103的侧面形成图11所示的侧墙104，优选上述侧墙104的形成过程包括：在栅极结构103、裸露的鳍片101和氧化层102上沉积侧墙材料；对侧墙材料进行刻蚀形成侧墙104。上述侧墙材料优选为氮化硅与氧化硅的复合材料、氮化硅或氧化硅，且优选采用化学气相沉积法或物理气相沉积法沉积上述侧墙材料。

完成侧墙104的制作之后，以图11所示的栅极结构和侧墙为掩膜，刻蚀鳍片101以在鳍片101上形成图12所示的凹陷部，如图12所示该凹陷部的顶面位于重掺杂阱区121中。

在形成凹陷部之后，对图12中的凹陷部进行第二杂质离子注入形成图13所示的离子注入区105，第二杂质离子为第一杂质离子的反型离子。如上所描述的，所注入的第二杂质离子为第一杂质离子的反型离子，从而减少了位于源极和漏极下方的重掺杂阱区中的第一杂质离子的有效浓度，而位于栅极结构下方的重掺杂阱区121中第一杂质离子仍然保持高有效浓度掺杂，因此，不会影响原有的改善短沟道效应的作用，而且有效减小了重掺杂的存在导致的源极、漏极与衬底之间漏电流。

本领域技术人员在对凹陷部进行离子注入时，可以根据所形成的finFET器件的设计要求选择相应的离子注入的实施条件。优选上述第一轻掺杂区111和第二轻掺杂区131中第一杂质离子的浓度为n₁，重掺杂阱区121中第一杂质离子的浓度为n₂，且n₁＜n₂，离子注入区105中第二杂质离子的浓度为n₃，且n₃＜n₂，其中，n₂与n₃的差值与n₁的比值为0.9:1～1:1.1。针对本领域常用的finFET器件的性能，优选上述n₁为1E13～1E14atoms/cm³，n₂为1E15～1E17atoms/cm³，n₃为5E14～1E16atoms/cm³。

形成上述离子注入区105之后，在图13所示的离子注入区105进行外延生长，形成图14所示的源极区106和漏极区107。采用外延生长形成的源极区106和漏极区107的表面晶格状态完整，其内部以及与离子注入区105之间不存在间隙，有效地改善了finFET器件的性能；且能够控制所形成的源极区106和漏极区107的高度，满足不同性能设计要求的finFET器件的需求。

上述外延生长优选固相外延生长或激光外延生长。其中，固相外延生长中，高温退火的温度为500～900℃，时间为0.5～30h。在退火过程中，离子注入区105和裸露的第一条形结构11的侧壁作为固相外延生长的生长源，以离子注入区105的表面作为籽晶，自上而下生长，从而形成上述源极区106和漏极区107。

此外，本领域技术人员公知的激光外延生长工艺为以激光对离子注入区105进行加热，使半导体材料从离子注入区105的表面开始向上外延生长，为了得到良好的晶格状态，优选上述激光外延生长中，外延生长温度为300～1400℃，时间为1min～10h。激光外延生长法的外延生长速度比固相外延生长法的生长速度快，有利于器件的量化生产。

在形成上述源极区106和漏极区107之后，对图14所示的源极区106和漏极区107进行离子注入形成图15所示的源极108和漏极109。上述离子注入过程采用本领域形成finFET器件源漏极的常规工艺实施即可，在此不再赘述。

在上文对栅极结构103进行了描述，如果上述栅极结构103中的栅极为伪栅极时，在完成源极108和漏极109的制作后，本申请的制作方法还包括：在伪栅极和侧墙外围设置保护层；刻蚀去除伪栅极形成开口；在开口内沉积氧化锆或氧化铪，形成栅介质层；在栅介质层上沉积铜、钨、铝、钛、氮化钛、氮化铊或氮化钽，形成栅极；以及去除保护层。上述过程可以参考现有技术进行，因此在图中未示出。

本申请还提供了一种finFET器件，可参考图15，该finFET器件包括：衬底100、设置在衬底100上的鳍片101和氧化层102，鳍片101内设置有依次靠近衬底100且掺杂第一杂质离子的第一轻掺杂区111、重掺杂阱区121和第二轻掺杂区131，鳍片101具有中心突出部和外围凹陷部，外围凹陷部的远离衬底100的表面位于重掺杂阱区121中，该finFET器件还包括位于中心突出部上的栅极结构103(可参考图11的标示)和侧墙104，以及位于外围凹陷部的源极108和漏极109，位于外围凹陷部的重掺杂阱区121内掺杂有第二杂质离子，第二杂质离子为第一杂质离子的反型离子。

在位于外围凹陷部的重掺杂阱区121内同时掺杂有为反型离子的第二杂质离子和第一杂质离子，从而减少了位于源极108和漏极109下方的重掺杂阱区105中的第一杂质离子的有效浓度，而位于栅极结构103下方的重掺杂阱区105中第一杂质离子仍然保持高有效浓度的掺杂，因此，不会影响原有的改善短沟道效应的作用，而且有效减小了重掺杂的存在导致的源极、漏极与衬底之间漏电流。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、本申请通过刻蚀鳍片以在鳍片上形成凹陷部，并对凹陷部进行第二杂质离子注入形成离子注入区，第二杂质离子为第一杂质离子的反型离子，从而减少了位于源极和漏极下方的重掺杂阱区中的离子浓度，而位于栅极结构下方的重掺杂阱区仍然保持高浓度掺杂，因此，不会影响原有的改善短沟道效应的作用，而且有效减小了重掺杂的存在导致的源极、漏极与衬底之间漏电流；

2)、相对于目前的制作finFET器件的制作方法仅增加了一步流程，且不会对已有工艺造成负面影响，因此适用于在现有工艺中的推广应用。

3)本申请的finFET器件，在位于外围凹陷部的重掺杂阱区内同时掺杂有为反型离子的第二杂质离子和第一杂质离子，从而减少了位于源极和漏极下方的重掺杂阱区中的第一杂质离子的有效浓度，而位于栅极结构下方的重掺杂阱区中第一杂质离子仍然保持高有效浓度的掺杂，因此，不会影响原有的改善短沟道效应的作用，而且有效减小了重掺杂的存在导致的源极、漏极与衬底之间漏电流。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。