芯片及其制作方法与流程

本发明涉及半导体集成电路制作领域，具体而言，涉及一种芯片及其制作方法。

背景技术：

随着半导体集成电路的不断发展，芯片的制作及封装等已经进入三维(3D)空间。目前，3D芯片的制作主要利用穿透硅通孔技术(TSV)将其他器件或芯片集成到一个主芯片上。一般来说，TSV是利用刻蚀工艺在主芯片上形成穿透硅通孔，并在该穿透硅通孔中填充导电材料以将其他器件或芯片集成到一个主芯片上。

图1为现有3D芯片的结构示意图。如图1所示，该芯片包括设置于衬底100′上的多个功能区200′，各功能区200′中设置有介电层214′，以及设置在介电层214′中的各种器件，比如晶体管211′、浅沟槽隔离结构212′、互连层213′等。为了将其他器件或芯片集成到一个主芯片上，通常在各功能区中形成一个穿透硅通孔300′，以及在穿透硅通孔300′的内壁上形成阻挡层420′，并在穿透硅通孔中填充导电层410′。

在这种3D芯片的制作过程中，在穿透硅通孔中填充导电层410′(例如Cu电镀)后，通常还包括洗边的过程，即将位于3D芯片边缘的功能区上的残留导电物质以及位于穿透硅通孔300′中的导电层410′去除。洗边的目的一方面在于去除芯片边缘的导电物质(比如Cu)，防止其成为后续制程的污染源，另一方面在于避免芯片边缘的刻号(对应于每个芯片的标示)被导电物质覆盖。如图2所示，根据这种洗边的位置，将芯片的多个功能区分为中间功能区210′和边缘功能区230′。其中，中间功能区210′中的穿透硅通孔为中间穿透硅通孔310′。边缘功能区230′中的穿透硅通孔为边缘穿透硅通孔330′。此时，中间穿透硅通孔310′中依然填充有导电层410′，而边缘穿透硅通孔330′中的导电层410′被洗除。

上述洗边的过程会使得边缘穿透硅通孔的内壁直接裸露，并使得边缘穿透硅通孔内壁上的阻挡层因外部应力等发生开裂，甚至剥落，从而在芯片中产生颗粒状缺陷，进而降低芯片的稳定性。目前，现有技术中还没有解决这个技术问题的有效方法，使得该技术问题成为限制3D芯片的推广应用的重要因素之一。

技术实现要素：

本申请旨在提供一种芯片及其制作方法，以提高芯片的稳定性。

为了实现上述目的，根据本申请的一个方面，提供了一种芯片，包括：衬底；中间功能区，设置在衬底上，其上设有中间穿透硅通孔，中间穿透硅通孔的内壁上形成有阻挡层，且中间穿透硅通孔中设置有导电层；边缘功能区，设置在衬底上，其上设有边缘穿透硅通孔， 边缘穿透硅通孔的内壁上形成有阻挡层，其中，该芯片还包括设置于边缘穿透硅通孔内的介质层。

进一步地，在本申请上的芯片中，介质层的高度为边缘穿透硅通孔深度的1/5～1。

进一步地，在本申请上的芯片中，介质层选自SiO₂、无定型碳、Ge、Si和Ga中的一种或多种。

进一步地，在本申请上的芯片中，导电层选自Cu、W和多晶硅中的任一种。

进一步地，在本申请上的芯片中，阻挡层的材料选自Ta、Si₃N₄、SiON、TiN中的任一种或多种。

根据本申请的另一方面，提供了一种芯片的制作方法，包括以下步骤：在衬底上形成多个功能区，并在各功能区中分别形成贯穿相应功能区的穿透硅通孔，并在各穿透硅通孔的侧壁上形成阻挡层；将多个功能区分为中间功能区和边缘功能区，位于中间功能区中的穿透硅通孔为中间穿透硅通孔，位于边缘功能区中的穿透硅通孔为边缘穿透硅通孔；在中间穿透硅通孔中形成导电层，在边缘穿透硅通孔中形成介质层。

进一步地，在本申请上述的芯片的制作方法中，在中间穿透硅通孔中形成导电层，在边缘穿透硅通孔中形成介质层的步骤包括：在中间穿透硅通孔和边缘穿透硅通孔中同时形成导电层；刻蚀去除边缘穿透硅通孔中的导电层；在边缘穿透硅通孔中形成介质层。

进一步地，在本申请上述的芯片的制作方法中，在中间穿透硅通孔中形成导电层，在边缘穿透硅通孔中形成介质层的步骤包括：在衬底上各功能区的表面上，以及各穿透硅通孔中形成连续设置的预备导电层；刻蚀去除位于各边缘功能区表面上，以及各边缘穿透硅通孔中的预备导电层，形成覆盖在中间功能区表面并填充中间穿透硅通孔的过渡导电层；在过渡导电层的表面上，边缘功能区表面上，以及边缘穿透硅通孔中形成预备介质层；处理预备介质层，形成覆盖边缘功能区表面并填充在边缘穿透硅通孔的过渡介质层，过渡介质层的上表面低于或等于过渡导电层的上表面；去除位于中间功能区表面上的过渡导电层和位于边缘功能区表面上的过渡介质层，在中间穿透硅通孔中形成导电层，在边缘穿透硅通孔中形成介质层。

进一步地，在本申请上述的芯片的制作方法中，形成过渡介质层的步骤包括：根据预备介质层的材料和过渡导电层的材料之间的刻蚀选择比，设置位于边缘区表面上的过渡介质层的厚度，进而在刻蚀去除位于中间功能区表面上的过渡导电层的同时刻蚀去除位于边缘功能区表面上的过渡介质层。

进一步地，在本申请上述的芯片的制作方法中，形成过渡介质层的步骤包括：通过平坦化工艺处理预备介质层，形成上表面与过渡导电层上表面齐平的过渡介质层；或者通过刻蚀工艺处理预备介质层，形成上表面低于过渡导电层上表面的过渡介质层；或者通过平坦化工艺处理预备介质层，形成上表面与过渡导电层齐平的初步过渡介质层，进一步刻蚀初步过渡介质层形成上表面低于过渡导电层上表面的过渡介质层。

进一步地，在本申请上述的芯片的制作方法中，在形成介质层的步骤中，形成高度为边 缘穿透硅通孔深度的1/5～1倍的介质层。

进一步地，在本申请上述的芯片的制作方法中，导电层的材料选自Cu、W和多晶硅中的任一种，形成导电层的工艺为化学气相沉积、电镀、溅射中的任一种；介质层的材料选自SiO₂、无定型碳、Ge、Si和Ga中的一种或多种，形成介质层的工艺为化学气相沉积、蒸发、溅射中的任一种。

应用本申请的技术方案，通过在芯片的边缘穿透硅通孔内形成介质层，以避免边缘穿透硅通孔的内壁直接裸露，从而避免缘穿透硅通孔内壁上的阻挡层因外部应力等发生开裂，甚至剥落，进而避免了由于阻挡层剥落造成的颗粒状缺陷以及芯片良率的降低，使得芯片的稳定性得到提高。

附图说明

构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了现有芯片洗边处理前的结构示意图；

图2示出了现有芯片洗边处理后的结构示意图；

图3示出了根据本申请实施方式所提供的芯片的结构示意图；

图4示出了根据本申请实施方式所提供的芯片的制作方法的流程示意图；

图5示出了根据本申请实施方式所提供的芯片的制作方法中，在衬底上形成多个功能区，并在各功能区中分别形成贯穿相应功能区的穿透硅通孔，并在各穿透硅通孔的侧壁上形成阻挡层后基体的剖面结构示意图；

图6示出了将图5所示的多个功能区分为中间功能区和边缘功能区后的基体剖面结构示意图；

图7示出了在图6所示的中间穿透硅通孔中形成导电层，在边缘穿透硅通孔中形成介质层后的基体剖面结构示意图；

图8-1示出了在图5所示的衬底上各功能区中的表面上，以及各穿透硅通孔中形成连续设置的预备导电层后的基体剖面结构示意图；

图8-2示出了刻蚀去除图8-1所示的位于各边缘功能区表面上，以及各边缘穿透硅通孔中的预备导电层，形成过渡导电层后的基体剖面结构示意图；

图8-3示出了在图8-2所示的过渡导电层的表面上，边缘功能区表面上，以及边缘穿透硅通孔中形成预备介质层后的基体剖面结构示意图；

图8-4示出了在处理图8-3所示的预备介质层，形成覆盖边缘功能区表面以及边缘穿透硅通孔的过渡介质层后的基体剖面结构示意图；以及

图9示出了处理图8-3所示的预备介质层，形成上表面与所述过渡导电层齐平的初步过渡介质层后的基体剖面结构示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

由背景技术可知，在现有芯片的制作过程中存在洗边过程会造成芯片稳定性下降的问题。本申请的发明人针对上述问题进行了大量的实验研究，在一次偶然的机会，发明人发现在洗边工艺去除边缘穿透硅通孔中的导电层后，边缘穿透硅通孔内壁直接暴露，此时位于边缘穿透硅通孔内壁上的阻挡层也直接暴露。暴露出的阻挡层很容易因后续工艺所产生的应力等受到破坏，发生开裂，甚至剥落。同时，剥落的阻挡层会散布在芯片上形成颗粒状缺陷，且该缺陷大小与TSV的尺寸相当，进而降低芯片的良率。

为了解决上述问题，申请人提供了一种芯片。如图3所示，该芯片包括：衬底100以及设置在衬底100上的中间功能区210和边缘功能区230。其中，中间功能区210上设有中间穿透硅通孔310；中间穿透硅通孔310的内壁上形成有阻挡层420，且中间穿透硅通孔310中设置有导电层410。边缘功能区230上设有边缘穿透硅通孔330，边缘穿透硅通孔330的内壁上形成有阻挡层420，且边缘穿透硅通孔330设置有介质层430。

在上述芯片中，依然在中间穿透硅通孔310和边缘穿透硅通孔330的内壁上形成阻挡层420。这种阻挡层420能够在阻止衬底100内的离子向穿透硅通孔扩散以及穿透硅通孔内的导电物质向衬底内扩散的同时，增加导电层与穿透硅通孔之间的结合力。在此基础上，通过在边缘穿透硅通孔330内形成了介质层430，使介质层430对阻挡层420产生保护作用，使得后续工艺所产生的应力等会被介质层430吸收，从而避免阻挡层420因应力等原因受到破坏，使得芯片的稳定性得到提高。

在上述芯片中，介质层430的高度可以根据阻挡层420的厚度和高度等进行设置。在本申请的一种优选实施方式中，介质层430的高度为边缘穿透硅通孔330深度的1/5～1。具有上述高度的介质层430能够对阻挡层420产生良好的保护作用，避免阻挡层420因应力等原因受到破坏，使得芯片的稳定性得到提高。

在上述芯片中，本领域的技术人员可以根据现有技术中的常规手段，在中间穿透硅通孔310和边缘穿透硅通孔330的内壁上形成阻挡层420，以及在中间穿透硅通孔310内形成导电层410，在边缘穿透硅通孔330形成介质层430。其中介质层430的材料可以为现有技术中常用的介质材料。优选地，介质层430的材料优选包括但不限于SiO₂、无定型碳、Ge、Si和Ga中的一种或多种。上述材料很容易填充到边缘穿透硅通孔330中，并且能够与边缘穿透硅通孔330内壁上的阻挡层形成良好的界面接触，使得介质层430能够充分地覆盖阻挡层420，进而避免阻挡层420因应力等原因受到破坏，使得芯片的稳定性得到提高。同时，优选地，阻挡层420的材料优选包括但不限于Ta、Si₃N₄、SiON、TiN中的任一种或多种；导电层410的材料包括但不限于Cu、W和多晶硅中的任一种。

在上述芯片中，本领域的技术人员可以按照芯片的功能及用途等，在中间功能区210以及边缘功能区230上设置各种器件，比如晶体管211、浅沟槽隔离结构212、互连层213等，并通过介质层214将上述器件隔离开。上述器件及介质层的制作为本领域现有技术，在此不再赘述。

同时，本申请还提供了一种芯片的制作方法。如图4所示，该制作方法包括以下步骤：在衬底100上形成多个功能区，并在各功能区中分别形成贯穿相应功能区的穿透硅通孔，并在各穿透硅通孔的侧壁上形成阻挡层420；将多个功能区分为中间功能区210和边缘功能区230，位于中间功能区210中穿透硅通孔为中间穿透硅通孔310，位于边缘功能区230中穿透硅通孔为边缘穿透硅通孔330；在中间穿透硅通孔310中形成导电层410，在边缘穿透硅通孔330中形成介质层430。

在本申请上述的芯片制作方法中，依然保留在中间穿透硅通孔310和边缘穿透硅通孔330的内壁上形成阻挡层420的步骤。利用该阻挡层420在阻止衬底100内的离子向穿透硅通孔扩散，及穿透硅通孔内的导电物质向衬底内扩散的同时，增加导电层与穿透硅通孔之间的结合力。于此同时，增加在在边缘穿透硅通孔330中填充形成上表面低于或等于边缘功能区230上表面的介质层430的步骤。通过在芯片的边缘穿透硅通孔330内形成介质层430，可以避免边缘穿透硅通孔330的内壁直接裸露，进而避免边缘穿透硅通孔330内壁上的阻挡层420因外部应力等受到破坏，使得芯片的稳定性得到提高。

图5至图9示出了本申请提供的芯片的制作方法中，经过各个步骤后得到的芯片的剖面结构示意图。下面将结合图5至图9，进一步说明本申请所提供的芯片的制作方法。该制作方法包括以下步骤：

首先，在衬底100上形成多个功能区200，并在各功能区200中分别形成贯穿相应功能区200的穿透硅通孔300，并在各穿透硅通孔300的侧壁上形成阻挡层420，形成如图5所示的基体结构。本领域的技术人员可以根据芯片的功能及用途，在衬底100上形成多个功能区200，比如高压器件区、逻辑电路区、核心区等，并在各功能区上设置各种器件，比如晶体管211、浅沟槽隔离结构212、互连层213等，并通过介质层214将上述器件隔离开。同时，本领域的技术人员可以按照现有技术，在各功能区中分别形成贯穿相应功能区200的穿透硅通孔300，以及在穿透硅通孔300的侧壁上形成阻挡层420。在本申请的一种优选实施方式中，上述步骤为：先通过干法刻蚀各功能区200及衬底100形成穿透硅通孔300，然后通过化学气相沉积、物理气相沉积等工艺在穿透硅通孔300的侧壁上形成阻挡层420等，形成穿透硅通孔。上述工艺为本领域的现有技术，在此不再赘述。

在衬底100上形成多个功能区200，并在各功能区200中分别形成贯穿相应功能区200的穿透硅通孔300的步骤之后，将多个功能区200分为中间功能区210和边缘功能区230，将位于中间功能区210中穿透硅通孔定为中间穿透硅通孔310，将位于边缘功能区230中穿透硅通孔定为边缘穿透硅通孔330，形成如图6所示的基体结构。在上述步骤中，本领域的技术人员可以根据后续的洗边等工艺的需要，设置中间功能区210和边缘功能区230的宽度，以便于后续洗边等工艺的操作。

在将多个功能区200分为中间功能区210和边缘功能区230的步骤之后，在中间穿透硅通孔310中形成导电层410，在边缘穿透硅通孔330中形成介质层430，形成如图7所示的基体结构。在上述步骤中，形成于边缘穿透硅通孔内的介质层能够避免边缘穿透硅通孔的内壁直接裸露，进而避免缘穿透硅通孔内壁上的阻挡层因外部应力等受到破坏，使得芯片的稳定性得到提高。其中优选在形成介质层430的步骤中，形成高度为边缘穿透硅通孔330深度的1/5～1倍的介质层430，以为阻挡层420提供良好的保护作用，避免阻挡层420因应力等原因受到破坏，进而提高芯片的稳定性。

在上述方法中，在中间穿透硅通孔310中填充形成导电层410，在边缘穿透硅通孔330中填充形成上表面低于或等于边缘功能区230上表面的介质层430步骤包括：在中间穿透硅通孔310和边缘穿透硅通孔330中同时形成导电层410；刻蚀去除边缘穿透硅通孔330中的导电层410；在边缘穿透硅通孔330中形成介质层430。

上述步骤可以采用多种方式实现，在本申请的一种优选的实施方式中，上述步骤包括：参见图8-1，在衬底100上各功能区中的表面上，以及各穿透硅通孔中形成连续设置的预备导电层410′，形成如图8-1所示的基体结构。参见图8-2和图8-3，刻蚀去除位于各边缘功能区230表面上，以及各边缘穿透硅通孔330中的预备导电层410′，形成覆盖在中间功能区210表面并填充中间穿透硅通孔310的过渡导电层410″，形成如图8-2所示的基体结构。在过渡导电层410″的表面上、边缘功能区230表面上，以及边缘穿透硅通孔330中形成预备介质层430′，形成如图8-3所示的基体结构。继续参见图8-4，处理预备介质层430′，形成覆盖边缘功能区230的表面并填充在边缘穿透硅通孔330内的过渡介质层430″，且过渡介质层430″的上表面低于或等于过渡导电层410″的上表面，形成如图8-4所示的基体结构。然后，去除中间功能区210表面上的过渡导电层410″和位于边缘功能区230表面上的过渡介质层430″，在中间穿透硅通孔310中形成导电层410，在边缘穿透硅通孔330中形成介质层430，形成如图7所示的基体结构。

在上述形成预备导电层410′的步骤中，本领域的技术人员可以根据现有技术，选择预备导电层的材料以及形成预备导电层的工艺方法。优选地，预备导电层410′的材料选自Cu、W和多晶硅中的任一种，形成预备导电层410′的工艺为化学气相沉积、电镀、溅射中的任一种。在本申请的一种可选实施方式中，采用电镀工艺形成Cu预备导电层时，先在中间穿透硅通孔310和边缘穿透硅通孔的侧壁上成形成Cu种子层，再在Cu种子层上电镀形成Cu预备导电层，电镀的工艺条件为：电解液以硫酸铜或甲磺酸铜为主要成分，电镀的电流为6～30安培，电镀的时间为30～90秒。

在上述形成过渡导电层410″的步骤中，本领域技术人员根据预备介质层430′的材料和过渡导电层410″的材料之间的刻蚀选择比，设置位于边缘功能区230表面上的过渡介质层430″的厚度。进而在刻蚀去除位于中间功能区210表面上的过渡导电层410′的同时刻蚀去除位于边缘功能区230表面上的过渡介质层430″。刻蚀预备导电层410′的工艺可以为湿法刻蚀，湿法刻蚀的溶液选自磷酸、硝酸以及氢氟酸中的一种或多种。在本申请的一种可选的实施方式中，上述刻蚀的步骤为：将质量分数为5％～20％的磷酸溶液喷涂到芯片上，并通过低速旋转(300～500rpm)使磷酸溶液均匀分布在芯片的边缘部分上(边缘功能区230 的表面上和边缘穿透硅通孔330中的预备导电层410′上)，在温度为25～50℃条件下，使得预备导电层410′与磷酸溶液发生反应，反应时间为60～180秒。

在上述形成预备介质层430′的步骤中，本领域的技术人员可以根据现有技术，选择介质层430的材料以及形成介质层430的工艺方法。优选地，介质层430的材料选自SiO₂、无定型碳、Ge、Si和Ga中的一种或多种，形成介质层的工艺可以包括但不限于采用化学气相沉积、蒸发、溅射。在本申请的一种可选的实施方式中，通过化学气相沉积形成无定型碳预备介质层，其工艺参数为：以烷烃化合物(戊烷、辛烷、庚烷等)为主要反应气体，RF功率为500～2000瓦，沉积温度为250～450℃，沉积时间为90～300秒。

在本申请上述方法中，处理预备介质层430′，形成过渡介质层430″的步骤中，一种优选的实施方式为：通过平坦化工艺处理预备介质层430′，形成上表面与过渡导电层410″上表面齐平的过渡介质层430″。上述平坦化工艺可以包括但不限于采用化学机械抛光，上述刻蚀工艺可以为湿法刻蚀，湿法刻蚀的溶液可以包括但不限于采用氢氧化钾、氢氧化钠和四甲基氢氧化铵。当采用化学机械抛光工艺处理预备介质层430′时，一种可选的实施条件为：以二氧化硅作为研磨液，研磨头上施加的压力为200～400g/cm²，抛光液的流速100～250ml/min，抛光温度为25～50℃，抛光时间为60～150秒。当采用湿法刻蚀工艺处理预备介质层430′时，一种优选的实施方式为：以质量份数为5％～20％的四甲基氢氧化铵作为刻蚀溶液，刻蚀温度为25～50℃，刻蚀时间为90～200秒。

在本申请上述方法中，处理预备介质层430′形成过渡介质层430″的步骤中，另一种优选的实施方式为：通过刻蚀工艺处理预备介质层430′，形成上表面低于过渡导电层410″的过渡介质层430″，形成如图8-4所示的基体结构。上述平坦化工艺可以包括但不限于采用化学机械抛光，上述刻蚀工艺可以为湿法刻蚀，湿法刻蚀的溶液可以包括但不限于采用氢氧化钾、氢氧化钠和四甲基氢氧化铵。当采用化学机械抛光工艺处理预备介质层430′时，一种可选的实施条件为：以二氧化硅作为研磨液，研磨头上施加的压力为200～400g/cm²，抛光液的流速100～250ml/min，抛光温度为25～50℃，抛光时间为60～150秒。当采用湿法刻蚀工艺处理预备介质层430′时，一种优选的实施方式为：以质量分数为5％～20％的四甲基氢氧化铵作为刻蚀溶液，刻蚀温度为25～50℃，刻蚀时间为90～200秒。

在本申请上述方法中，处理预备介质层430′形成过渡介质层430″的步骤中，又一种优选的实施方式为：通过平坦化工艺处理预备介质层430′，形成上表面与过渡导电层410″齐平的初步过渡介质层430″′，形成如图9所示的基体结构；然后进一步刻蚀初步过渡介质层430″′，形成上表面低于过渡导电层410″上表面的过渡介质层430″，形成如图8-4的基体结构。上述平坦化工艺可以包括但不限于采用化学机械抛光；上述刻蚀工艺可以为湿法刻蚀，湿法刻蚀的溶液可以包括但不限于采用氢氧化钾、氢氧化钠、四甲基氢氧化铵。在本申请的一种可选的实施方式中，化学机械抛光的工艺条件为：以二氧化硅作为研磨液，研磨头上施加的压力为200～400g/cm²，抛光液的流速100～250ml/min，抛光温度为25～50℃，抛光时间为30～120秒；湿法刻蚀的工艺条件为：以质量份数为5％～20％的氢氧化钾或氢氧化钠作为刻蚀溶液，刻蚀温度为5～50℃，刻蚀时间为60～180秒。

在上述去除过渡导电层410″和过渡介质层430″的步骤中，去除预备导电层410′的工艺可以包括但不限于采用化学机械抛光。在本申请的一种可选的实施方式中，化学机械抛光的工艺条件为：以二氧化硅作为研磨液，研磨头上施加的压力为200～400g/cm²，抛光液的流速100～250ml/min，抛光温度为25～50℃，抛光时间为30～120秒。

从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：通过在芯片的边缘穿透硅通孔内形成介质层，以避免边缘穿透硅通孔的内壁直接裸露，避免缘穿透硅通孔内壁上的阻挡层因外部应力等发生开裂，甚至剥落，进而避免了由于阻挡层剥落造成的颗粒状缺陷以及芯片良率的降低。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。