1.一种嵌埋式封装结构的制造方法，其特征在于：其包括：
于一载板上形成一第一导电图案层；
于该第一导电图案层上形成一第一导电柱层，并露出部分该第一导电图案层；
于露出的该第一导电图案层上形成一导电结合层；
将一电子组件与该导电结合层连接；
形成一覆盖该电子组件、该第一导电柱层及该第一导电图案层的第一介电层，并露出该第一导电柱层的一表面；
于该第一介电层及该第一导电柱层上形成一第二导电图案层；
于该第二导电图案层上形成一第二导电柱层；
形成一覆盖该第一介电层、该第二导电图案层及该第二导电柱层的第二介电层，并露出该第二导电柱层的一表面；以及
移除该载板。
2.如权利要求1所述的嵌埋式封装结构的制造方法，其特征在于：该第一导电图案层、该第一导电柱层、该第二导电图案层及该第二导电柱层以电镀、溅镀、蒸镀或微影蚀刻技术形成。
3.如权利要求1所述的嵌埋式封装结构的制造方法，其特征在于：该第一导电图案层及该第二导电图案层至少其中之一的厚度小于7微米。
4.如权利要求1所述的嵌埋式封装结构的制造方法，其特征在于：该载板为一金属载板。
5.一种嵌埋式封装结构的制造方法，其特征在于：包括：
于一载板上形成一第一导电图案层；
形成一覆盖部分第一导电图案层的固定层；
将一电子组件设置于该固定层上，并露出至少一电性连接垫；
于露出的该第一导电图案层及该电性连接垫上形成一第一导电柱层；
形成一覆盖该电子组件、该第一导电柱层及该第一导电图案层的第一介电层，并露出该第一导电柱层的一表面；
于该第一介电层及该第一导电柱层上形成一第二导电图案层；
于该第二导电图案层上形成一第二导电柱层；
形成一覆盖该第一介电层、该第二导电图案层及该第二导电柱层的第二介电层，并露出该第二导电柱层的一表面；以及
移除该载板。
6.如权利要求5所述的嵌埋式封装结构的制造方法，其特征在于：该第一导电图案层、该第一导电柱层、该第二导电图案层及该第二导电柱层以电镀、溅镀、蒸镀或微影蚀刻技术形成。
7.如权利要求5所述的嵌埋式封装结构的制造方法，其特征在于：该第一导电图案层及该第二导电图案层至少其中之一的厚度小于7微米。
8.如权利要求5所述的嵌埋式封装结构的制造方法，其特征在于：该载板为一金属载板。
9.一种嵌埋式封装结构，其特征在于：包括：
一第一介电层，具有相对的一第一表面及一第二表面；
一第一导电图案层，设置于该第一介电层中，且该第一导电图案层的一表面露出该第一介电层的该第一表面；
一第一导电柱层，设置于该第一介电层中，并与该第一导电图案层电性连接，且该第一导电柱层的一表面露出该第一介电层的该第二表面；
一电子组件，设置于该第一介电层中；
一第二介电层，具有相对的一第三表面及一第四表面；
一第二导电图案层，设置于该第二介电层中，且该第二导电图案层的一表面露出该第二介电层的该第三表面而与露出该第二表面的该第一导电柱层电性连接；以及
一第二导电柱层，设置于该第二介电层中，并与该第二导电图案层电性连接，且该第二导电柱层的一表面露出该第二介电层的该第四表面。
10.如权利要求9所述的嵌埋式封装结构，其特征在于：该电子组件具有至少一电性连接垫，该电性连接垫通过一导电结合层而与部分该第一导电图案层电性连接。
11.如权利要求9所述的嵌埋式封装结构，其特征在于：该电子组件具有至少一电性连接垫，该电性连接垫与部分该第一导电柱层电性连接。
12.如权利要求9所述的嵌埋式封装结构，其特征在于：该电子组件通过一固定层而与部分该第一导电图案层连结。
13.如权利要求9所述的嵌埋式封装结构，其特征在于：该第一导电图案层及该第二导电图案层至少其中之一的厚度小于7微米。
14.如权利要求9所述的嵌埋式封装结构，其特征在于：该电子组件与该第一介电层的该第一表面之间具有一第一距离，该电子组件与该第二介电层的该第四表面之间具有一第二距离，该第一距离不同于该第二距离。